公开(公告)号：CN116795685A

公开(公告)日：2023-09-22

申请号：CN202310280811.0

申请日：2023-03-21

Applicant: 北京京航计算通讯研究所 ,  北京深维科技有限公司

Inventor： 王栋 ,  李丽华 ,  赵静 ,  汤泽宇 ,  高媛 ,  樊平 ,  罗国杰 ,  张丹丹

IPC: G06F11/36 ,  G06F8/41 ,  G06F30/33 ,  G06F30/327

Abstract: 本发明涉及一种Verilog代码缺陷检测方法和系统，属于FPGA测试领域。本发明的方法和系统基于缺陷检测需求和原始Verilog代码，得到待检测Verilog代码；描述Verilog保留字、结构、变量名称分别与CST标签/标签组的对应关系，描述Verilog变量名称与LLHD变量名称的对应关系，描述CST表达中的键值对与LLHD表达式的对应关系；基于上述各对应关系，将待检测Verilog代码转换为CST表达和LLHD表达；基于缺陷检测需求分别编写对应CST表达和/或LLHD表达的缺陷检测函数进行缺陷检测，可以检测出Verilog代码缺陷，并确定缺陷所在的Verilog代码行。本发明通过将Verilog代码转换为具象语法树CST表达和底层硬件描述LLHD表达两种中间表示，实现了Verilog代码中的语义级缺陷的检测，并且实现了缺陷检测规则的定制。

公开(公告)号：CN118821693A

公开(公告)日：2024-10-22

申请号：CN202410793200.0

申请日：2024-06-19

Applicant: 北京深维科技有限公司

Inventor： 郭浩 ,  罗国杰 ,  樊平

IPC: G06F30/34 ,  G06F119/02

Abstract: 本发明公开了一种基于网表的智能三模加固方法，用户对于加固操作有更多的操作空间，可以根据自己对网表的理解，执行定制化的操作；在设计资源量消耗较大，但FPGA资源量有限的情况下，现有技术往往无法实施，因为现有技术的整体三模冗余会让资源量变为原本的300％以上，而本发明在资源量有限的情况下，仍可以进行三模加固操作；本发明中的智能加固策略能够在一定程度上帮助用户进行设计分析并进行对应的加固，大大降低了用户在执行三模加固时的工作量，从而提高了加固工作的效率。

公开(公告)号：CN119105915A

公开(公告)日：2024-12-10

申请号：CN202411119155.7

申请日：2024-08-15

Applicant: 北京深维科技有限公司

Inventor： 郭浩 ,  罗国杰 ,  樊平

IPC: G06F11/22

Abstract: 本发明提供一种对用户寄存器进行网表级故障注入测试的方法，使用带有特定真值表的LUT2作为故障注入测试点；将故障注入测试点随机插入至用户设计中，用于故障注入测试；有别于只能对配置寄存器进行故障注入测试的现有技术，本发明提供了对用户寄存器进行故障注入测试的方法，本质上与现有技术之间是互补关系，同时应用二者，才能对被测电路的可靠性进行更为完整的测试。

公开(公告)号：CN117574814A

公开(公告)日：2024-02-20

申请号：CN202311684471.4

申请日：2023-12-11

Applicant: 北京深维科技有限公司

Inventor： 郭浩 ,  罗国杰 ,  樊平

IPC: G06F30/33 ,  G06V30/422

Abstract: 本发明公开了一种基于site分布矩阵的版图内容快速分析方法，通过将site映射成为一个像素，以实现去除冗余信息，仅保留有效信息目的，这样会大大减小需要对比的像素，因此会大幅提升检测速率；通过二维KMP算法，将待匹配图像中每个像素的状态转移关系提前记录下来，在匹配时，即可根据先验条件，快速跳过无需对比的位置，从而大幅提升检测速率。