-
公开(公告)号：CN107275294B
公开(公告)日：2020-03-13
申请号：CN201710098953.X
申请日：2017-02-23
Applicant: 力成科技股份有限公司
IPC: H01L23/31 , H01L23/498 , H01L23/528 , H01L23/538 , H01L25/07
Abstract: 本发明提供一种薄型芯片堆叠封装构造。芯片有源面上设置有多个接合垫。包含柱型凸块的钻孔停止件形成于对应接合垫上。封胶体密封芯片，封胶体的多个导通孔连通接合表面至对应的钻孔停止件，并且导通孔内填充有导电物质，以形成多个第一金属柱。重布线路层形成于封胶体的接合表面上，并且重布线路层的线路电性耦合至金属柱，以电性连接至芯片。保护层形成于重布线路层的表面上。故具有整体封装厚度减薄、降低模封贯孔形成对芯片的损害与一次模封多芯片的功效。
-
公开(公告)号：CN113130473B
公开(公告)日：2024-04-05
申请号：CN202010076846.9
申请日：2020-01-23
Applicant: 力成科技股份有限公司
IPC: H01L25/18 , H01L25/065 , H10B80/00 , H01L23/498
Abstract: 本发明提供一种芯片封装结构，包括电路板、第一芯片、间隔件以及第二芯片。第一芯片设置于电路板上，间隔件设置于电路板上，其中间隔件包括间隔部以及至少一穿孔结构，且穿孔结构贯穿间隔部。第二芯片设置于第一芯片与间隔件上，且第二芯片通过间隔件电连接到电路板。
-
公开(公告)号：CN109560068B
公开(公告)日：2020-05-19
申请号：CN201711225187.5
申请日：2017-11-29
Applicant: 力成科技股份有限公司
IPC: H01L23/552 , H01L23/367
Abstract: 一种封装结构，其包括晶粒、多个第一导电连接件、与晶粒绝缘的第二导电连接件、重布线路层以及导电屏蔽件。晶粒包括主动面、背面以及侧壁，背面相对于主动面，侧壁将主动面连接至背面。第一导电连接件位于晶粒的主动面上，且第一导电连接件电连接至晶粒。第二导电连接件位于晶粒上且位于第一导电连接件旁边。重布线路层位于晶粒上且电连接至第一导电连接件以及第二导电连接件。导电屏蔽件耦合至重布线路层且围绕第二导电连接件以及至少部分的侧壁。晶粒与导电屏蔽件电性绝缘。一种芯片结构也被提出。
-
公开(公告)号：CN109560068A
公开(公告)日：2019-04-02
申请号：CN201711225187.5
申请日：2017-11-29
Applicant: 力成科技股份有限公司
IPC: H01L23/552 , H01L23/367
Abstract: 一种封装结构，其包括晶粒、多个第一导电连接件、与晶粒绝缘的第二导电连接件、重布线路层以及导电屏蔽件。晶粒包括主动面、背面以及侧壁，背面相对于主动面，侧壁将主动面连接至背面。第一导电连接件位于晶粒的主动面上，且第一导电连接件电连接至晶粒。第二导电连接件位于晶粒上且位于第一导电连接件旁边。重布线路层位于晶粒上且电连接至第一导电连接件以及第二导电连接件。导电屏蔽件耦合至重布线路层且围绕第二导电连接件以及至少部分的侧壁。晶粒与导电屏蔽件电性绝缘。一种芯片结构也被提出。
-
Patent Agency Ranking
公开(公告)号：CN107275294A
公开(公告)日：2017-10-20
申请号：CN201710098953.X
申请日：2017-02-23
Applicant: 力成科技股份有限公司
IPC: H01L23/31 , H01L23/498 , H01L23/528 , H01L23/538 , H01L25/07
Abstract: 本发明提供一种薄型芯片堆叠封装构造。芯片有源面上设置有多个接合垫。包含柱型凸块的钻孔停止件形成于对应接合垫上。封胶体密封芯片，封胶体的多个导通孔连通接合表面至对应的钻孔停止件，并且导通孔内填充有导电物质，以形成多个第一金属柱。重布线路层形成于封胶体的接合表面上，并且重布线路层的线路电性耦合至金属柱，以电性连接至芯片。保护层形成于重布线路层的表面上。故具有整体封装厚度减薄、降低模封贯孔形成对芯片的损害与一次模封多芯片的功效。
-
公开(公告)号：CN114068459A
公开(公告)日：2022-02-18
申请号：CN202010972565.1
申请日：2020-09-16
Applicant: 力成科技股份有限公司
IPC: H01L23/485
Abstract: 本发明公开一种半导体元件的凸块结构，该半导体封装元件的凸块结构形成于一第一介电层上，又该第一介电层形成于一金属层上，并对应该金属层部分形成有一开口，该半导体封装元件的凸块结构包括一凸块下金属层、一缓冲层及一金属凸块；其中该凸块下金属层形成于外露在开口的金属层部分、开口内壁及介电层顶面，供该金属凸块形成于其中；本发明藉由在位于该介电层顶面的凸块下金属层的部分及介电层顶面之间形成该缓冲层，能够有效的吸收因为凸块结构中多层材料的热膨胀系数不同，于接合步骤中所产生的热应力，避免热应力于该凸块结构于接合步骤后产生裂纹。
-
公开(公告)号：CN113628981A
公开(公告)日：2021-11-09
申请号：CN202010533915.4
申请日：2020-06-12
Applicant: 力成科技股份有限公司
Abstract: 一种半导体封装方法及其结构，首先将一具有线路结构的承载晶圆设置在一第一载板上，接着将一第二载板接合于该第一载板相对于该承载晶圆的另一面，之后在该承载晶圆上设置一芯片单元，随后形成一封胶层于该芯片单元上。借由该第二载板作为支撑，当该第一载板连同该承载晶圆与该封胶层在封装制程中因冷却后体积收缩的程度差异过大时，该第二载板能产生一缓冲应力以避免该承载晶圆产生过大的翘曲，此外，本发明还提供一种由前述半导体封装方法制得的半导体封装结构。
-
公开(公告)号：CN114068459B
公开(公告)日：2024-12-17
申请号：CN202010972565.1
申请日：2020-09-16
Applicant: 力成科技股份有限公司
IPC: H01L23/485
Abstract: 本发明公开一种半导体元件的凸块结构，该半导体封装元件的凸块结构形成于一第一介电层上，又该第一介电层形成于一金属层上，并对应该金属层部分形成有一开口，该半导体封装元件的凸块结构包括一凸块下金属层、一缓冲层及一金属凸块；其中该凸块下金属层形成于外露在开口的金属层部分、开口内壁及介电层顶面，供该金属凸块形成于其中；本发明藉由在位于该介电层顶面的凸块下金属层的部分及介电层顶面之间形成该缓冲层，能够有效的吸收因为凸块结构中多层材料的热膨胀系数不同，于接合步骤中所产生的热应力，避免热应力于该凸块结构于接合步骤后产生裂纹。
-
公开(公告)号：CN113130473A
公开(公告)日：2021-07-16
申请号：CN202010076846.9
申请日：2020-01-23
Applicant: 力成科技股份有限公司
IPC: H01L25/18 , H01L25/065 , H01L23/498
Abstract: 本发明提供一种芯片封装结构，包括电路板、第一芯片、间隔件以及第二芯片。第一芯片设置于电路板上，间隔件设置于电路板上，其中间隔件包括间隔部以及至少一穿孔结构，且穿孔结构贯穿间隔部。第二芯片设置于第一芯片与间隔件上，且第二芯片通过间隔件电连接到电路板。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.028 seconds)
