-
公开(公告)号：CN109979846A
公开(公告)日：2019-07-05
申请号：CN201711460195.8
申请日：2017-12-28
Applicant: 全球能源互联网研究院有限公司 , 国网山东省电力公司电力科学研究院 , 国家电网公司
IPC: H01L21/67
Abstract: 本发明提供了一种压接式IGBT模块单面烧结一致性的方法，该方法包括：从下至上将钼片、焊片和IGBT芯片组装到烧结卡具中、组装限位销压制压片和用连续真空烧结炉烧结构，制得压接式IGBT模块单面烧结连接结构。本发明提供的制备方法用连续式真空烧结炉，能够大规模烧结芯片，极大地缩短了工序时长，效率高，速度快；本发明中提供的烧结方法将待烧结零件与卡具之间的接触关系由面接触转变为点接触，解决了烧结过程中焊料溢出损害卡具以及工件无法取出的问题，改善了烧结过程中焊料的溢出，确保了烧结后工件的高度一致性。
-
公开(公告)号：CN108063096A
公开(公告)日：2018-05-22
申请号：CN201711129294.8
申请日：2017-11-15
Applicant: 全球能源互联网研究院有限公司 , 国网山东省电力公司电力科学研究院 , 国家电网公司
IPC: H01L21/60 , H01L29/739 , H01L23/488 , H01L23/373
CPC classification number: H01L24/83 , H01L23/3736 , H01L24/27 , H01L24/32 , H01L29/7393 , H01L2224/2745 , H01L2224/32501 , H01L2224/8384 , H01L2924/01047 , H01L2924/0105
Abstract: 本发明提供的一种半导体功率器件子模组及其生产方法及压接式IGBT模块，所述半导体功率器件子模组的生产方法包括如下步骤：S1.在钼片的镀银面上沉积AgSn薄膜焊膏；S2.将芯片通过卡具贴装在所述AgSn薄膜焊膏表面，形成待烧结结构。本发明提供的半导体功率器件子模组的生产方法，在钼片上首先沉积AgSn，AgSn具有很强导热能力，可以确保整个子模组的传热能力。
-
公开(公告)号：CN108183090A
公开(公告)日：2018-06-19
申请号：CN201711226416.5
申请日：2017-11-29
Applicant: 全球能源互联网研究院有限公司 , 国网山东省电力公司电力科学研究院 , 国家电网公司
IPC: H01L23/04 , H01L25/07 , H01L29/739 , H01L21/52
Abstract: 一种芯片独立成型的压接式IGBT模块及其制备方法。本发明涉及电气元件制备技术领域，具体涉及大功率压接式IGBT模块封装技术领域。本发明提供的芯片结构，通过对烧结有第一导电平面和第二导电平面的半导体芯片进行绝缘外壳的包裹，能够最大限度的保护半导体芯片，避免环境对芯片的污染和破坏，降低芯片的储存环境要求苛刻度，并将储存、封装过程中有可能对半导体芯片带来损坏的风险降至最低。本发明所提供的芯片结构储存方便，环境宽松，并能够有效提高器件整体可靠性。本发明提供的压接式IGBT模块，接触热阻和接触电阻更低，器件可靠性高，早期失效率低，当其中并联的任一个芯片单元出现问题时，能够轻松进行更替。
-
公开(公告)号：CN108170944A
公开(公告)日：2018-06-15
申请号：CN201711432765.2
申请日：2017-12-26
Applicant: 全球能源互联网研究院有限公司 , 国网山东省电力公司电力科学研究院 , 国家电网公司
IPC: G06F17/50
CPC classification number: G06F17/5018 , G06F2217/08 , G06F2217/40 , G06F2217/78
Abstract: 本发明实施例提供了一种半导体器件的压力均衡制作参数优化方法及制作方法，该半导体器件的压力均衡制作参数优化方法包括：根据并联多芯片子模组的外轮廓确定半导体器件的电极盖板的形状，根据半导体器件参数建立半导体器件的有限元模型，并对有限元模型进行有限元分析，从而得到有限元分析结果，然后根据半导体器件的电极盖板的形状及有限元分析结果，确定半导体器件的制作参数。根据本发明实施例提供的半导体器件的压力均衡制作参数优化方法得到制作参数，利用该制作参数制作半导体器件，实现了半导体器件的压力均衡，提高了半导体器件的电气特性和可靠性。
-
公开(公告)号：CN108281405A
公开(公告)日：2018-07-13
申请号：CN201711307593.6
申请日：2017-12-11
Applicant: 全球能源互联网研究院有限公司 , 国网山东省电力公司电力科学研究院 , 国家电网公司
IPC: H01L23/488 , H01L29/739 , H01L21/60
Abstract: 本发明提供一种功率器件封装结构及方法，该功率器件封装结构包括：第一组件、至少一个发射极上金属片和至少一个功率器件，至少一个发射极上金属片与至少一个功率器件一一对应设置；第一组件从上至下依次包括发射极顶板、第一弹簧、挡板及第二弹簧，第一弹簧和第二弹簧均为至少一个，第一弹簧、第二弹簧与发射极上金属片一一对应设置；第一组件设置在至少一个发射极上金属片上，至少一个发射极上金属片设置在至少一个功率器件上，功率器件的发射极在功率器件上侧；功率器件的栅极在功率器件上侧，通过栅极探针连接至挡板上。相比现有采用引线键合的方式将功率器件的栅极引出的方案，本发明避免了寄生电感的增加，增强了功率器件的可靠性。
-
Patent Agency Ranking
公开(公告)号：CN107731701A
公开(公告)日：2018-02-23
申请号：CN201710842123.3
申请日：2017-09-18
Applicant: 全球能源互联网研究院有限公司 , 国网山东省电力公司电力科学研究院 , 国家电网公司
IPC: H01L21/60
CPC classification number: H01L24/83 , H01L2224/83053 , H01L2224/83095 , H01L2224/8384
Abstract: 本发明提供的半导体器件的烧结方法及半导体器件的制造方法，所述半导体器件包括半导体芯片、金属基板以及设置在所述半导体芯片与所述金属基板之间的焊膏，半导体器件的烧结方法包括：将所述半导体器件升温至第一预定温度；在酸性环境下保持所述第一预定温度第一预定时间；将所述半导体器件继续升温至第二预定温度，所述第二预定温度大于所述第一预定温度；保持所述第二预定温度第二预定时间。可以使焊膏内部的组织充分均匀化，有利于焊膏内部各成分之间的均匀扩散，提高了整个焊膏的导电性能。
-
公开(公告)号：CN108231703A
公开(公告)日：2018-06-29
申请号：CN201711307492.9
申请日：2017-12-11
Applicant: 全球能源互联网研究院有限公司 , 国网山东省电力公司电力科学研究院 , 国家电网公司
IPC: H01L23/31 , H01L23/522 , H01L21/50
Abstract: 本发明提供一种功率器件模组及其制备方法，该功率器件模组包括：功率芯片、第一金属膜及第二金属膜，第一金属膜与第二金属膜分别设置于功率芯片的上表面和下表面，解决了现有压接型功率器件接触热阻和接触电阻较高，从而导致功率器件散热性不佳的问题，减少了功率器件模组早期失效的现象。
-
公开(公告)号：CN107845617A
公开(公告)日：2018-03-27
申请号：CN201710846539.2
申请日：2017-09-19
Applicant: 全球能源互联网研究院有限公司 , 国网山东省电力公司电力科学研究院 , 国家电网公司
IPC: H01L23/488 , H01L25/16 , H01L21/603
CPC classification number: H01L25/165 , H01L24/29 , H01L24/83 , H01L25/162 , H01L2224/2918 , H01L2224/83203
Abstract: 本发明公开了一种芯片烧结品、子单元、IGBT封装模块及制备方法。该芯片烧结品包括第一钼片和第二钼片以及设置于两者间的芯片，第一钼片和第二钼片中至少一个为预制钼片，预制钼片为表面设置预制纳米银膜的钼片，且芯片中至少一面与预制纳米银膜相接触，通过采用预制纳米银膜能有效提高后续加压烧结过程中纳米银颗粒的分布均匀性，避免“咖啡环效应”，降低了热阻。同时保证由其烧结得到的烧结层中分布均匀的纳米级孔洞，通过这些纳米级孔洞能有效降低芯片和钼片间产生的应力，提高芯片烧结品的剪切强度。采用该芯片烧结品的单元和IGBT封装模块具有低的热阻、高的剪切强度，由预制纳米银膜烧结得到的烧结层致密性高，且分布纳米级孔洞。
-
公开(公告)号：CN109979826A
公开(公告)日：2019-07-05
申请号：CN201711462442.8
申请日：2017-12-28
Applicant: 全球能源互联网研究院有限公司 , 国网山东省电力公司电力科学研究院 , 国家电网公司
IPC: H01L21/50 , H01L29/739 , H01L21/67 , H01L23/367
Abstract: 本发明提供了一种功率芯片双面烧结的压接式IGBT模组的制备方法，该方法包括：从下至上将下钼片、焊片、IGBT芯片、焊片和上钼片组装到烧结卡具中；组装限位销压制压片；用连续真空烧结炉烧结得单芯片烧结连接结构；从下至上依次组装的塑料框架、弹簧探针和烧结结构，得所述单芯片压接子模组。本发明提供的制备方法用连续式真空烧结炉，能够大规模烧结芯片，极大地缩短了工序时长，效率高，速度快；本发明中提供的烧结方法采用的烧结卡具与压片，解决了芯片与钼片烧结后的对中问题，并且可以确保烧结后结构的厚度差值可控制在8μm以下。
-
公开(公告)号：CN108183090B
公开(公告)日：2020-05-01
申请号：CN201711226416.5
申请日：2017-11-29
Applicant: 全球能源互联网研究院有限公司 , 国网山东省电力公司电力科学研究院 , 国家电网有限公司
IPC: H01L23/04 , H01L25/07 , H01L29/739 , H01L21/52
Abstract: 一种芯片独立成型的压接式IGBT模块及其制备方法。本发明涉及电气元件制备技术领域，具体涉及大功率压接式IGBT模块封装技术领域。本发明提供的芯片结构，通过对烧结有第一导电平面和第二导电平面的半导体芯片进行绝缘外壳的包裹，能够最大限度的保护半导体芯片，避免环境对芯片的污染和破坏，降低芯片的储存环境要求苛刻度，并将储存、封装过程中有可能对半导体芯片带来损坏的风险降至最低。本发明所提供的芯片结构储存方便，环境宽松，并能够有效提高器件整体可靠性。本发明提供的压接式IGBT模块，接触热阻和接触电阻更低，器件可靠性高，早期失效率低，当其中并联的任一个芯片单元出现问题时，能够轻松进行更替。
-
-
-
-
-
-
-
-
-
Search Results
96
records
(took 0.088 seconds)
