-
公开(公告)号：CN111541825B
公开(公告)日：2022-05-03
申请号：CN202010081040.9
申请日：2020-02-05
Applicant: 佳能株式会社
IPC: H04N1/00
Abstract: 本发明提供了电子装置及其控制方法。电子装置包括：半导体集成电路、经由外围组件互连(PCI)总线连接到半导体集成电路的另一半导体集成电路、以及连接到所述另一半导体集成电路的设备(硬盘驱动器(HDD)和动态随机存取存储器(DRAM))。所述半导体集成电路向所述另一半导体集成电路发送预定指令，所述另一半导体集成电路将PCI总线转移到非可通信状态或低速可通信状态。此后，所述另一半导体集成电路将所述设备(HDD和DRAM)转移到省电状态。
-
公开(公告)号：CN109660689A
公开(公告)日：2019-04-19
申请号：CN201811190778.8
申请日：2018-10-12
Applicant: 佳能株式会社
Inventor： 新妻央章
IPC: H04N1/00
CPC classification number: H02M1/425 , H02M1/12 , H02M1/143 , H02M1/36 , H02M1/4225 , H02M2001/0032 , H04N1/00888 , H04N1/00891
Abstract: 本发明涉及一种图像形成设备、图像形成设备的控制方法和存储介质。该图像形成设备包括：电源单元，其具有功率因数校正电路即PFC电路；半导体集成电路，其包括至少一个用于进行图像处理的模块；以及第一电源控制单元，其被配置为控制是接通还是断开所述PFC电路的电力，并且控制输入到所述半导体集成电路中的电力控制信号，以使得在所述半导体集成电路中的所述模块的电力接通的情况下，所述PFC电路的电力接通。
-
Patent Agency Ranking
公开(公告)号：CN109660689B
公开(公告)日：2022-03-15
申请号：CN201811190778.8
申请日：2018-10-12
Applicant: 佳能株式会社
Inventor： 新妻央章
IPC: H04N1/00
Abstract: 本发明涉及一种图像形成设备、图像形成设备的控制方法和存储介质。该图像形成设备包括：电源单元，其具有功率因数校正电路即PFC电路；半导体集成电路，其包括至少一个用于进行图像处理的模块；以及第一电源控制单元，其被配置为控制是接通还是断开所述PFC电路的电力，并且控制输入到所述半导体集成电路中的电力控制信号，以使得在所述半导体集成电路中的所述模块的电力接通的情况下，所述PFC电路的电力接通。
-
公开(公告)号：CN102582291B
公开(公告)日：2015-11-25
申请号：CN201110382197.6
申请日：2011-11-24
Applicant: 佳能株式会社
Inventor： 新妻央章
IPC: B41J29/393
CPC classification number: G03G15/55 , G03G15/5004 , G06K15/406
Abstract: 本发明提供了用于控制电力消耗的信息处理装置及信息处理方法。该信息处理装置能够以足够的精度来控制电能消耗。执行单元执行作业。计算单元计算从执行单元对作业的执行开始到结束的时间段中的、除了从执行单元对作业的执行中断到重新开始的时间段之外的电能消耗，作为作业执行时的电能消耗。
-
公开(公告)号：CN111541825A
公开(公告)日：2020-08-14
申请号：CN202010081040.9
申请日：2020-02-05
Applicant: 佳能株式会社
IPC: H04N1/00
Abstract: 本发明提供了电子装置及其控制方法。电子装置包括：半导体集成电路、经由外围组件互连(PCI)总线连接到半导体集成电路的另一半导体集成电路、以及连接到所述另一半导体集成电路的设备(硬盘驱动器(HDD)和动态随机存取存储器(DRAM))。所述半导体集成电路向所述另一半导体集成电路发送预定指令，所述另一半导体集成电路将PCI总线转移到非可通信状态或低速可通信状态。此后，所述另一半导体集成电路将所述设备(HDD和DRAM)转移到省电状态。
-
公开(公告)号：CN107783796A
公开(公告)日：2018-03-09
申请号：CN201710740156.7
申请日：2017-08-25
Applicant: 佳能株式会社
CPC classification number: G06F9/4403 , G06F9/4401 , H04N1/00928 , H04N1/32448 , H04N1/40 , H04N2201/0094 , G06F9/44552 , G06F9/06
Abstract: 本发明涉及信息处理装置、其控制方法以及存储介质。公开了降低生产成本的信息处理装置。该信息处理装置具有第一半导体器件；第二半导体器件；ROM，其存储第一引导程序和第二引导程序二者；以及用于与ROM进行通信的接口。响应于所述第一半导体器件被复位，所述第一半导体器件经由所述接口从ROM读出所述第一引导程序。响应于第二半导体器件被复位，所述第二半导体器件经由所述接口从ROM读出所述第二引导程序。在所述第一半导体器件从ROM读出所述第一引导程序的同时，从所述第二半导体器件到所述接口的输出被控制为具有高阻抗。
-
公开(公告)号：CN102582291A
公开(公告)日：2012-07-18
申请号：CN201110382197.6
申请日：2011-11-24
Applicant: 佳能株式会社
Inventor： 新妻央章
IPC: B41J29/393
CPC classification number: G03G15/55 , G03G15/5004 , G06K15/406
Abstract: 本发明提供了用于控制电力消耗的信息处理装置及信息处理方法。该信息处理装置能够以足够的精度来控制电能消耗。执行单元执行作业。计算单元计算从执行单元对作业的执行开始到结束的时间段中的、除了从执行单元对作业的执行中断到重新开始的时间段之外的电能消耗，作为作业执行时的电能消耗。
-
-
-
-
-
-
Search Results
7
records
(took 0.026 seconds)
