公开(公告)号：CN1097784C

公开(公告)日：2003-01-01

申请号：CN95107288.9

申请日：1995-07-04

Applicant: 任天堂株式会社

Inventor： 高桥豊文 ,  田中登志雄 ,  寺川英明

IPC: G06F15/163 ,  G06F17/60 ,  G06F155/00

CPC classification number: G06F9/5016 ,  G06F9/3802 ,  G06F9/3869 ,  G06F9/3879

Abstract: 游戏系统10包括游戏机主机12的S-CPU18和插卡14的C-CPU34，两CPU由相同CPU内核构成，并具有相同存储器映像。插卡14的M-ROM22的存取时间比C-CPU34的周期时间短，C-CPU34的周期时间比S-CPU18的周期时间短。允许S-CPU18对M-ROM22存取的时间由信号SSYNC设定成比M-ROM22的存取时间长但比S-CPU18的周期时间短。因而信号SSYNC允许C-CPU34在宽余时间内存取M-ROM22，两CPU在原有存储容量的情况下实际上同时以两相存取。

公开(公告)号：CN1124856A

公开(公告)日：1996-06-19

申请号：CN95107288.9

申请日：1995-07-04

Applicant: 任天堂株式会社

Inventor： 高桥豊文 ,  田中登志雄 ,  寺川英明

IPC: G06F15/163 ,  G06F17/60 ,  G06F155/00

CPC classification number: G06F9/5016 ,  G06F9/3802 ,  G06F9/3869 ,  G06F9/3879

Abstract: 游戏系统10包括游戏机主机12的S-CPU18和插卡14的C-CPU34，两CPU由相同CPU内核构成，并具有相同存储器映像。插卡14的M-ROM22的存取时间比C-CPU34的周期时间短，C-CPU34的周期时间比S-CPU18的周期时间短。允许S-CPU18对M-ROM22存取的时间由信号SSYNC设定成比M-ROM22的存取时间长但比S-CPU18的周期时间短。因而信号SSYNC允许C-CPU34在宽余时间内存取M-ROM22，两CPU在原有存储容量的情况下实际上同时以两相存取。

公开(公告)号：CN1108562C

公开(公告)日：2003-05-14

申请号：CN95116047.8

申请日：1995-09-29

Applicant: 任天堂株式会社

Inventor： 高桥丰文 ,  田中登志雄 ,  寺川英明

IPC: G06F12/00

CPC classification number: H03M7/425 ,  G06F5/01

Abstract: 本发明揭示一种比特长度可变数据处理电路及方法。其电路设有分别为1字的第1、第2、及第3寄存器(12)、(20)及(22)，存储器的数据装入第1寄存器，从第3寄存器(22)取出比特长度可变数据。第2寄存器(20)及第3寄存器(22)用桶形移位器(16)耦合，该移位器根据减法器(30)给出的移位量将2字数据桶形移位。使用总计3字的寄存器和桶形移位器，最多2次桶形移位就从第3寄存器取出比特长度可变数据，因而可简化电路结构及处理动作。

公开(公告)号：CN1143219A

公开(公告)日：1997-02-19

申请号：CN95116047.8

申请日：1995-09-29

Applicant: 任天堂株式会社

Inventor： 高桥丰文 ,  田中登志雄 ,  寺川英明

IPC: G06F12/00

CPC classification number: H03M7/425 ,  G06F5/01

Abstract: 本发明揭示一种比特长度可变数据处理电路及方法。其电路设有分别为1字的第1、第2、及第3寄存器(12)、(20)及(22)，存储器的数据装入第1寄存器，从第3寄存器(22)取出比特长度可变数据。第2寄存器(20)及第3寄存器(22)用桶形移位器(16)耦合，该移位器根据减法器(30)给出的移位量将2字数据桶形移位。使用总计3字的寄存器和桶形移位器，最多2次桶形移位就从第3寄存器取出比特长度可变数据，因而可简化电路结构及处理动作。