抗大频偏帧同步方法、装置及系统

    公开(公告)号:CN110311747B

    公开(公告)日:2020-09-01

    申请号:CN201910640495.7

    申请日:2019-07-16

    Abstract: 本申请涉及一种抗大频偏帧同步方法、装置及系统。其中,抗大频偏帧同步方法,包括步骤:根据系统最大频率偏差值,确定帧同步参数;帧同步参数包括帧同步序列和分段数;根据分段数对帧同步序列进行分段,得到各分段帧序列;将各分段帧序列与接收信号进行分段互相关处理,得到各分段帧序列的相关结果;对各相关结果取绝对值相加求和以及寻峰,得到帧同步位置。本申请利用分段互相关,采用将分段互相关的结果聚合的方式来实施帧同步,可以保证在选用较长帧同步序列的同时,保证能抵抗的频率偏差值(即能明显提高帧同步所能抵抗频偏的上限),提高了系统的鲁棒性和性能,提供了可观的帧同步成功率。

    LDPC编码及译码方法、装置和编译码系统

    公开(公告)号:CN110266320B

    公开(公告)日:2021-03-12

    申请号:CN201910584620.7

    申请日:2019-07-01

    Abstract: 本申请涉及一种LDPC编码及译码方法、装置和编译码系统;其中,LDPC编码方法,包括步骤:从由Zc值确定的截取位置开始、对编码后数据进行截取,获取长度为编码后能发送数据长度的截取后数据;将截取后数据传输给接收端;截取后数据用于指示接收端采用由编译码参数确定的LDPC译码矩阵、对填充后数据进行译码处理;填充后数据为截取后数据经接收端采用由Zc值确定的填充数量、进行空白比特填充得到。本申请根据数字通信系统需求和微波信道特性,对5G标准中低密度奇偶校验码流程进行简化处理,在保证系统性能的同时,降低了实施的复杂度,显著降低芯片的资源占用率。

Patent Agency Ranking