一种阵列基板及其制备方法、显示装置

    公开(公告)号:CN117116950A

    公开(公告)日:2023-11-24

    申请号:CN202311101661.9

    申请日:2023-08-29

    Abstract: 本申请公开一种阵列基板及其制备方法、显示装置,涉及显示技术领域,包括位于电容区域内的第一薄膜晶体管以及位于非电容区域内的第二薄膜晶体管,所述第一薄膜晶体管以及所述第二薄膜晶体管为低温多晶硅薄膜晶体管,其中,所述第一薄膜晶体管包括依次层叠设置的基板、第一有源层、第一栅绝缘层、第一栅极、第二栅绝缘层以及第一源漏电极,所述第一源漏电极与所述第一有源层连接;所述第一有源层包括轻掺杂区;所述第二栅绝缘层包括中心部和边缘部,所述中心部整面覆盖所述第一栅极,所述边缘部在所述基板上的正投影与所述轻掺杂区在所述基板上的正投影重合。

    显示基板及其制备方法、显示面板、显示装置

    公开(公告)号:CN117241624A

    公开(公告)日:2023-12-15

    申请号:CN202311438039.7

    申请日:2023-10-31

    Abstract: 本公开的实施例提供了一种显示基板及其制备方法、显示面板、显示装置,涉及显示技术领域,以缩减像素驱动电路占用的面积,提升显示面板的分辨率。该显示基板包括像素驱动电路,至少一个像素驱动电路包括第一低温多晶硅晶体管和第二低温多晶硅晶体管,第一低温多晶硅晶体管包括第一有源部,第二低温多晶硅晶体管包括第二有源部。显示基板还包括依次设置的衬底、第一半导体层、第一导电层、第一平坦层、第二半导体层和第二导电层。第一半导体层包括第一有源部。第一导电层包括第一栅线。第二半导体层包括第二有源部。第二有源部和第一有源部在衬底上的正投影至少部分交叠。上述显示基板用于制备显示面板。

    发光组件及其制备方法、显示面板

    公开(公告)号:CN119486439A

    公开(公告)日:2025-02-18

    申请号:CN202310953514.8

    申请日:2023-07-31

    Abstract: 本申请公开了一种发光组件及其制备方法、显示面板,涉及显示技术领域。发光组件包括引脚,基底,驱动单元,发光单元,位于基底内部的连接衬垫,以及通过基底的第一过孔与连接衬垫连接的连接走线,连接走线还和驱动单元连接。由于连接衬垫包括沿远离引脚的方向层叠的第一金属层和第二金属层,且第二金属层的厚度大于第二金属层的厚度,因此连接衬垫的厚度可以较厚,即连接衬垫远离引脚的表面与基底远离引脚的表面之间的距离较小,连接衬垫远离远离引脚的表面与基底远离引脚的表面的平坦效果较好。由此,即使将驱动单元设置在第一过孔的所在区域,也可以保证驱动单元的性能,而且还能充分利用版图空间,驱动单元的布局更为灵活。

    一种阵列基板及其制备方法、显示装置

    公开(公告)号:CN118281011A

    公开(公告)日:2024-07-02

    申请号:CN202410383094.9

    申请日:2024-03-29

    Abstract: 本申请提供一种阵列基板及其制备方法、显示装置,涉及显示技术领域,阵列基板包括第一薄膜晶体管和第二薄膜晶体管,第一薄膜晶体管包括第一有源区,第二薄膜晶体管包括第二有源区,阵列基板包括:衬底;第一半导体层,设置在衬底的一侧,包括第一有源区;第二半导体层,设置在第一半导体层背离衬底的一侧,包括第二有源区,第二有源区在衬底上的正投影与第一有源区在衬底上的正投影至少部分交叠;第一导电层,设置在第一半导体层与第二半导体层之间,包括栅极区,在衬底上的正投影中,栅极区分别与第一有源区以及第二有源区至少部分交叠,第一薄膜晶体管与第二薄膜晶体管共用栅极区。

Patent Agency Ranking