-
公开(公告)号:CN119547010A
公开(公告)日:2025-02-28
申请号:CN202480001226.5
申请日:2024-06-25
Applicant: 京东方科技集团股份有限公司 , 北京京东方技术开发有限公司
IPC: G02F1/1339 , G02F1/1362 , G02F1/1335
Abstract: 一种显示基板(1100),包括相对设置的阵列基板(100)和彩膜基板(200)。阵列基板(100)包括第一衬底(10)、多条第一信号线(11)和多个信号线组(14)。多条第一信号线(11)沿第二方向(Y)延伸,多个信号线组(14)沿第一方向(X)延伸,多条第一信号线(11)和多个信号线组(14)相互交叉,信号线组(14)和第一信号线(11)在第一衬底(10)上的正投影交叠的区域,向远离第一衬底(10)的一侧形成凸起结构(15)。至少一个信号线组(14)与第一信号线(11)交叉的位置设置有绕线区(16)。彩膜基板(200)包括第二衬底(20)和多个隔垫物(30),隔垫物(30)呈条形,且沿第一方向(X)延伸。隔垫物(30)在阵列基板(100)上的正投影与第一信号线(11)以及信号线组(14)部分重合,与绕线区(16)内的凸起结构(15)不重合。绕线区(16)的设置可调节隔垫物(30)与阵列基板(100)的接触面积,以在非绕线区(17)内形成主隔垫物并在绕线区(16)内形成副隔垫物,简化隔垫物(30)的制备难度,降低制备成本,满足显示基板(1100)对隔垫物(30)的使用需求。
-
公开(公告)号:CN119170608A
公开(公告)日:2024-12-20
申请号:CN202310738837.5
申请日:2023-06-20
Applicant: 京东方科技集团股份有限公司 , 北京京东方技术开发有限公司
Abstract: 本公开提供了一种显示面板、其制作方法及拼接显示装置,其中,所述显示面板包括:具有贯穿厚度方向的多个基板过孔的衬底基板,各个所述基板过孔连通所述衬底基板相对设置的第一表面和第二表面;位于所述第一表面一侧且依次背离所述衬底基板的像素驱动电路和多个微发光二极管;位于所述第一表面一侧且与所述像素驱动电路电连接的多条驱动信号线;一一对应设置在所述多个基板过孔内的多个导电部,以及位于所述第二表面一侧的多个绑定端子;所述多条驱动信号线中的至少一条驱动信号线通过相应的导电部与所述绑定端子电连接。
-
公开(公告)号:CN119095430A
公开(公告)日:2024-12-06
申请号:CN202411196562.8
申请日:2024-08-28
Applicant: 京东方科技集团股份有限公司 , 北京京东方技术开发有限公司
IPC: H10K59/121 , H01L27/12
Abstract: 本申请提供了一种阵列基板和显示装置,可以有效提升显示装置的像素密度。该阵列基板包括:沿第一方向依次设置的衬底基板、第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管,第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管中的至少两个薄膜晶体管在衬底基板上的正投影部分重叠,第一方向为阵列基板的厚度方向。
-
公开(公告)号:CN117826488A
公开(公告)日:2024-04-05
申请号:CN202211185574.1
申请日:2022-09-27
Applicant: 京东方科技集团股份有限公司
IPC: G02F1/1362 , G02F1/1368
Abstract: 本公开提供的显示基板、显示面板及显示装置,包括衬底基板;数据线,位于衬底基板的一侧,数据线沿第一方向延伸;晶体管,晶体管包括有源层和第一极,数据线的局部复用为第一极,有源层位于数据线所在层与衬底基板之间;绝缘层,位于数据线所在层与有源层之间,第一极与有源层通过贯穿绝缘层的第一过孔与有源层电连接;第一遮光结构,位于有源层与衬底基板之间,第一遮光结构沿第一方向延伸,数据线在衬底基板上的正投影位于第一遮光结构在衬底基板上的正投影内,且第一过孔在衬底基板上的正投影位于第一遮光结构在衬底基板上的正投影内。
-
公开(公告)号:CN117409718A
公开(公告)日:2024-01-16
申请号:CN202311434030.9
申请日:2023-10-31
Applicant: 京东方科技集团股份有限公司 , 北京京东方技术开发有限公司
IPC: G09G3/3291 , G09G3/32
Abstract: 本公开提供了一种发光驱动电路、显示基板和显示装置,其中的发光驱动电路包括输入子电路、上拉子电路和输出子电路;输入子电路用于连接阵列基板行驱动电路的GOA输出端,包括第一晶体管和第二晶体管,第一晶体管的第一极连接上拉节点,控制极连接GOA输出端;第二晶体管的控制极连接GOA输出端,第二极连接第二电压端;第一晶体管的第二极、第二晶体管的第一极和第一电压端连接至第一节点;上拉子电路分别连接第一电压端、第一时钟信号端和上拉节点;输出子电路分别连接第一电压端、第二电压端、上拉节点、GOA输出端和发光驱动电路的EOA输出端。该发光驱动电路能够改善EOA电路的输出异常。
-
公开(公告)号:CN119937208A
公开(公告)日:2025-05-06
申请号:CN202510208419.4
申请日:2025-02-24
Applicant: 京东方科技集团股份有限公司
IPC: G02F1/1362 , G02F1/1368 , G02F1/133 , G02F1/1343 , G09G3/36
Abstract: 本申请提供了一种驱动基板、显示面板,涉及显示技术领域,该驱动基板包括衬底,以及位于衬底一侧阵列排布的多个子像素;多条数据线,多条第一栅线和多条第二栅线;数据线位于相邻的两列子像素之间;数据线与同一列子像素电连接;第一栅线位于相邻的两行子像素之间;第二栅线位于相邻的两行子像素之间;其中,多个子像素包括多个第一子像素和多个第二子像素,至少一列第一子像素同时与第一栅线和第二栅线电连接,至少一列第二子像素与第一栅线和第二栅线中的一条电连接。该驱动基板能够降低显示面板的开口率,且还能够兼顾减少源极驱动芯片的数量,并在两者之间取得平衡。
-
公开(公告)号:CN119132236A
公开(公告)日:2024-12-13
申请号:CN202411376710.4
申请日:2024-09-29
Applicant: 京东方科技集团股份有限公司
IPC: G09G3/3225 , G09G3/3266 , G09G3/36
Abstract: 本申请提供一种驱动基板、显示面板、显示模组和显示装置,显示面板包括:第一驱动模块;第二驱动模块;第一驱动线,与第一驱动模块连接且与第二驱动模块电绝缘,一个第一驱动线包围在第一方向的一行像素电路单元的沿第二方向的两侧;第二驱动线,与第二驱动模块连接与第一驱动模块电绝缘,一个第二驱动线包围在第一方向的一行像素电路单元的沿第二方向的两侧;其中,一个第一驱动线的部分线和一个第二驱动线的部分线在相邻行的像素电路单元之间延伸;对于任意一行的至少部分相邻的两个像素电路单元,一个像素电路单元与第一驱动线连接,另一个像素电路单元与第二驱动线连接。提高了显示画面的均匀性且减少了边框宽度。
-
公开(公告)号:CN118985020A
公开(公告)日:2024-11-19
申请号:CN202380008354.8
申请日:2023-03-16
Applicant: 京东方科技集团股份有限公司
IPC: G09G3/32 , G09G3/3233
Abstract: 一种像素驱动电路、驱动方法及显示装置,其中,像素驱动电路被配置为驱动发光器件(L)发光,发光器件(L)包括:第一电极和第二电极,像素驱动电路包括:电流控制子电路和时长控制子电路;时长控制子电路被配置为在第一扫描信号线(Gate1)、第一复位信号线(Reset1)、第一发光信号线(EM1)、控制信号线(SWP)、数据信号线(Data)、初始信号线(INIT)和第一电源线(VDD1)的信号的控制下,向第一节点(N1)提供控制信号;电流控制子电路被配置为在第一节点(N1)、第二扫描信号线(Gate2)、第三扫描信号线(Gate3)、第二发光信号线(EM2)、数据信号线(Data)和第二电源线(VDD2)的信号的控制下,向发光器件(L)的第一电极提供驱动电流。
-
公开(公告)号:CN118352372A
公开(公告)日:2024-07-16
申请号:CN202310072670.3
申请日:2023-01-13
Applicant: 京东方科技集团股份有限公司
Abstract: 本公开涉及显示技术领域,提供一种显示面板及其制备方法、显示装置。该显示面板包括数据写入晶体管,显示面板还包括有源层、第二导电层和第三导电层,第三导电层包括导电部和第四转接部,导电部位于显示面板的显示区边沿,用于形成显示面板的绑定转接部;第四转接部连接于导电部面向数据信号线的一侧;导电部通过第二导电层的第二转接部和第二转接部与数据信号线连接,第一转接部和第二转接部通过第三转接部连接,第三转接部与第一转接部和第二转接部位于同一导电层或不同导电层。从而通过增大走线电阻而减小静电电流,进而保护与数据信号线连接的数据写入晶体管不被静电击穿。
-
公开(公告)号:CN114724504B
公开(公告)日:2023-12-12
申请号:CN202210530116.0
申请日:2022-05-16
Applicant: 京东方科技集团股份有限公司
IPC: G09G3/32 , G09G3/3208 , G09G3/36
Abstract: 本公开提供一种移位寄存器单元、栅极驱动电路、显示基板和显示装置。该移位寄存器单元包括:输出电路,被配置为在第一节点的电压的控制下将时钟信号端提供的时钟信号至少传递至第一信号输出端;所述移位寄存器单元还包括自身的第一极或第二极连接所述第一节点的多个晶体管,所述多个晶体管中至少一个晶体管为双栅型晶体管且其第一控制极用于控制其通断状态,其第二控制极连接固定电压端以接收固定电压信号,从而抑制其在关断状态下的漏电流。该移位寄存器单元在工作频率较低时输出信号波形较佳。
-
-
-
-
-
-
-
-
-