公开(公告)号：CN114385481A

公开(公告)日：2022-04-22

申请号：CN202111460504.8

申请日：2021-11-30

Applicant: 之江实验室

Inventor： 张颖 ,  丁懿 ,  何澳迪

IPC: G06F11/36

Abstract: 本发明涉及软件测试技术领域，尤其是涉及一种基于有界模型检验进行时延测试的软件自测试方法，包括以下步骤：步骤1_1：从电路设计中提取扩展有限状态机；步骤1_2：采用有界模型检验技术生成包括输入信号和变量值的引导序列，以激活被测电路的使能或更新函数对应电路出现时延故障的条件；步骤1_3：采用时序功能约束下的测试向量自动生成技术，为被测电路在时序功能约束下生成时延故障的测试向量；步骤1_4：将获得的测试向量映射到引导序列中，并生成自测试程序。与现有技术相比，本发明在不造成过度测试等问题的情况下，有效地测试处理器中各模块的时延故障，具有测试质量高等优点。

公开(公告)号：CN114385481B

公开(公告)日：2024-05-14

申请号：CN202111460504.8

申请日：2021-11-30

Applicant: 之江实验室 ,  同济大学

Inventor： 张颖 ,  丁懿 ,  何澳迪

IPC: G06F11/36

Abstract: 本发明涉及软件测试技术领域，尤其是涉及一种基于有界模型检验进行时延测试的软件自测试方法，包括以下步骤：步骤1_1：从电路设计中提取扩展有限状态机；步骤1_2：采用有界模型检验技术生成包括输入信号和变量值的引导序列，以激活被测电路的使能或更新函数对应电路出现时延故障的条件；步骤1_3：采用时序功能约束下的测试向量自动生成技术，为被测电路在时序功能约束下生成时延故障的测试向量；步骤1_4：将获得的测试向量映射到引导序列中，并生成自测试程序。与现有技术相比，本发明在不造成过度测试等问题的情况下，有效地测试处理器中各模块的时延故障，具有测试质量高等优点。