-
公开(公告)号:CN114117882A
公开(公告)日:2022-03-01
申请号:CN202110987586.5
申请日:2021-08-26
IPC: G06F30/27 , G06N20/00 , G06F9/38 , G06F111/08
Abstract: 本发明提供一种并行处理设计装置、以及并行处理设计方法。CPU包括:观测点计算部,其在多个设计变量的维数超过规定维数的情况下,放弃设计上的贡献较少的设计变量,并利用采集函数和罚函数而对用于搜索如下区域的多个观测点进行计算,所述区域为,能够执行与成为所述规定维度以下的多个设计变量的各自相关的性能的区域;概率分布计算部,其针对所述多个性能中的每一个,而分别对在被计算出的所述多个观测点处能够执行所述多个性能中的每一个的概率分布进行计算;多性能可执行区域输出部,其将针对所述多个性能中的每一个而计算出的概率分布的总乘积作为多性能可执行区域而进行输出。