一种基于FPGA的极化码编码器硬件实现方法

    公开(公告)号:CN108304658B

    公开(公告)日:2020-05-19

    申请号:CN201810107445.8

    申请日:2018-02-02

    Abstract: 本发明公开了一种基于FPGA的极化码编码器硬件实现方法,该方法主要针对极化码编码结构的前后级之间关联性较强所导致的并行结构设计困难等问题,在总结出极化码编码生成矩阵规律的基础上,设计出一种简化运算的方法。该方法只需进行生成矩阵第一列的运算,而后根据规律可以得到整个编码结果。该方法在解决并行问题的基础上还引入了ROM查表法作为初始计算单元,从而大大提高了编码器整体的运算速度。

    一种基于深度学习的极化码FNSC译码器

    公开(公告)号:CN109450459B

    公开(公告)日:2023-04-28

    申请号:CN201910040178.1

    申请日:2019-01-16

    Abstract: 本发明提出了一种改进的基于深度学习的极化码FNSC译码器。它主要在已有的F‑SSC算法与NSC算法上进行改进。该译码器通过一种新的训练策略来获得一个适用于一般节点的DNN网络代替NSC算法中的多个DNN网络,并且引入F‑SSC算法中对特殊节点的处理方式来进一步优化本发明中的译码算法。该译码算法FNSC相比于NSC算法在减低了译码延迟的同时也减少了资源消耗。实验证明,当码长为128,码率为0.5时FNSC的译码延迟比NSC的译码延迟降低21%,且节省了7个DNN网络的资源消耗。

    一种基于MPU6050的平面分区间定位装置的定位方法

    公开(公告)号:CN108287524B

    公开(公告)日:2021-02-19

    申请号:CN201810024530.8

    申请日:2018-01-11

    Abstract: 本发明公开了一种基于MPU6050的高精度平面分区间定位装置的定位方法,该方法包括以下内容:搭建特定的定位装置,其中包括有悬挂传动装置、碳素管、传感器MPU6050等部件,并搭建其数学模型。得出数学模型后,将定位平面分为4个区间以解决定位死角问题。通过传感器MPU6050获取角速度与加速度信息并运用已知的四元数算法解算出横滚角与偏航角。得出角度值后,判定定位点所在区间,再通过归一化算法将定位点的倾角值归一化到区间一中。最后通过前面数学建模得出的解算公式算出当前定位点所处位置的极坐标值,完成一次定位。该装置可作为过程控制中平面定位的反馈环节,也可作为一种新的手写输入工具。

    一种基于FPGA的极化码编码器硬件实现方法

    公开(公告)号:CN108304658A

    公开(公告)日:2018-07-20

    申请号:CN201810107445.8

    申请日:2018-02-02

    Abstract: 本发明公开了一种基于FPGA的极化码编码器硬件实现方法,该方法主要针对极化码编码结构的前后级之间关联性较强所导致的并行结构设计困难等问题,在总结出极化码编码生成矩阵规律的基础上,设计出一种简化运算的方法。该方法只需进行生成矩阵第一列的运算,而后根据规律可以得到整个编码结果。该方法在解决并行问题的基础上还引入了ROM查表法作为初始计算单元,从而大大提高了编码器整体的运算速度。

    一种基于深度学习的极化码FNSC译码器

    公开(公告)号:CN109450459A

    公开(公告)日:2019-03-08

    申请号:CN201910040178.1

    申请日:2019-01-16

    Abstract: 本发明提出了一种改进的基于深度学习的极化码FNSC译码器。它主要在已有的F-SSC算法与NSC算法上进行改进。该译码器通过一种新的训练策略来获得一个适用于一般节点的DNN网络代替NSC算法中的多个DNN网络,并且引入F-SSC算法中对特殊节点的处理方式来进一步优化本发明中的译码算法。该译码算法FNSC相比于NSC算法在减低了译码延迟的同时也减少了资源消耗。实验证明,当码长为128,码率为0.5时FNSC的译码延迟比NSC的译码延迟降低21%,且节省了7个DNN网络的资源消耗。

    基于SCL的极化码低复杂度分段译码器设计

    公开(公告)号:CN108768411A

    公开(公告)日:2018-11-06

    申请号:CN201810744371.9

    申请日:2018-07-09

    CPC classification number: H03M13/13 H04L1/0052 H04L1/0057 H04L1/0061

    Abstract: 本发明公开了一种基于SCL的极化码低复杂度分段译码器设计方案。SC译码算法结构简单但存在差错传播的缺点,而SCL作为SC译码的改进,很好的解决了差错传播的缺点,但其大大增加了译码器的复杂度。本发明结合两种译码算法的优点,在译码时首先选用SC译码算法,通过CRC校验译码是否正确,若译码错误则根据错误的分布情况,选择合适的断点进行SCL译码。该译码器设计在保证误码率性能逼近于SCL的同时又使得该译码器的复杂度大大低于SCL译码器。

    一种基于MPU6050的高精度平面分区间定位装置

    公开(公告)号:CN108287524A

    公开(公告)日:2018-07-17

    申请号:CN201810024530.8

    申请日:2018-01-11

    Abstract: 本发明公开了一种基于MPU6050的高精度平面分区间定位装置,该装置包括以下内容:搭建特定的定位装置,其中包括有悬挂传动装置、碳素管、传感器MPU6050等部件,并搭建其数学模型。得出数学模型后,将定位平面分为4个区间以解决定位死角问题。通过传感器MPU6050获取角速度与加速度信息并运用已知的四元数算法解算出横滚角与偏航角。得出角度值后,判定定位点所在区间,再通过归一化算法将定位点的倾角值归一化到区间一中。最后通过前面数学建模得出的解算公式算出当前定位点所处位置的极坐标值,完成一次定位。该装置可作为过程控制中平面定位的反馈环节,也可作为一种新的手写输入工具。

Patent Agency Ranking