-
公开(公告)号：CN113381989B
公开(公告)日：2022-06-28
申请号：CN202110619205.8
申请日：2021-06-03
Applicant: 中国科学院软件研究所 , 南方电网科学研究院有限责任公司
Abstract: 本发明公开一种针对激光注入攻击的防护能力验证方法，包括使用VerilogHDL进行基于FPGA密码算法及防护方案的实现，得到VerilogHDL代码；新建Vivado工程，在目标开发板上对VerilogHDL代码进行综合与初步布局布线，并利用Vivado提供的区域约束能力，对目标开发板上的寄存器进行指定区域约束；重新进行布局布线，并将生成的比特流文件烧录进目标开发板中；通过不同强度的激光扫描目标寄存器的物理位置，进行故障注入，以验证防护方案的防护能力。本发明利用区域约束技术简化了对目标寄存器的定位，弱化了实验所需的外部条件，克服了高时钟频率下难以在准确的时间节点进行故障注入这一问题。
-
Patent Agency Ranking
公开(公告)号：CN113037495B
公开(公告)日：2022-05-24
申请号：CN202110234700.7
申请日：2021-03-03
Applicant: 中国科学院软件研究所 , 南方电网科学研究院有限责任公司
Abstract: 本发明公开了一种椭圆曲线签名算法的安全评估方法。本方法为：1)签名设备运行待评估的目标椭圆曲线签名算法执行签名运算，确定故障注入时间点；2)签名设备运行该目标椭圆曲线签名算法执行签名运算，每次签名运算时在故障注入时间点对签名设备的一位置区域进行故障注入，确定计数器所在位置；3)签名运算时在该计数器所在位置和确定的故障注入时间点进行故障注入，若故障注入后该计数器的存储值count’
-
公开(公告)号：CN113037495A
公开(公告)日：2021-06-25
申请号：CN202110234700.7
申请日：2021-03-03
Applicant: 中国科学院软件研究所
Abstract: 本发明公开了一种椭圆曲线签名算法的安全评估方法。本方法为：1)签名设备运行待评估的目标椭圆曲线签名算法执行签名运算，确定故障注入时间点；2)签名设备运行该目标椭圆曲线签名算法执行签名运算，每次签名运算时在故障注入时间点对签名设备的一位置区域进行故障注入，确定计数器所在位置；3)签名运算时在该计数器所在位置和确定的故障注入时间点进行故障注入，若故障注入后该计数器的存储值count’
-
公开(公告)号：CN111224770B
公开(公告)日：2021-03-30
申请号：CN201911359164.2
申请日：2019-12-25
Applicant: 中国科学院软件研究所 , 南方电网科学研究院有限责任公司
Abstract: 本发明公开了一种基于门限技术的抗侧信道与故障攻击的综合防护方法，其包括以下步骤：根据侧信道攻击的阶数d，构造分组密码算法的d阶门限实现，作为原始门限实现；为分组密码算法构造与原始门限实现完全相同的d阶门限实现，作为冗余门限实现；以相同的明文为加密输入，同步执行原始门限实现和冗余门限实现的加密流程，在加密流程中执行交换操作，交换原始门限实现和冗余门限实现的部分份额；当所有加密流程和交换操作结束后，输出原始门限实现的密文，作为防护加密的密文。本方法优化组合了门限实现和基于数据交换的防护，使分组密码可同时抵抗多种侧信道攻击和故障攻击，并具有较小的防护开销。
-
公开(公告)号：CN111224770A
公开(公告)日：2020-06-02
申请号：CN201911359164.2
申请日：2019-12-25
Applicant: 中国科学院软件研究所 , 南方电网科学研究院有限责任公司
Abstract: 本发明公开了一种基于门限技术的抗侧信道与故障攻击的综合防护方法，其包括以下步骤：根据侧信道攻击的阶数d，构造分组密码算法的d阶门限实现，作为原始门限实现；为分组密码算法构造与原始门限实现完全相同的d阶门限实现，作为冗余门限实现；以相同的明文为加密输入，同步执行原始门限实现和冗余门限实现的加密流程，在加密流程中执行交换操作，交换原始门限实现和冗余门限实现的部分份额；当所有加密流程和交换操作结束后，输出原始门限实现的密文，作为防护加密的密文。本方法优化组合了门限实现和基于数据交换的防护，使分组密码可同时抵抗多种侧信道攻击和故障攻击，并具有较小的防护开销。
-
公开(公告)号：CN113381989A
公开(公告)日：2021-09-10
申请号：CN202110619205.8
申请日：2021-06-03
Applicant: 中国科学院软件研究所 , 南方电网科学研究院有限责任公司
Abstract: 本发明公开一种针对激光注入攻击的防护能力验证方法，包括使用VerilogHDL进行基于FPGA密码算法及防护方案的实现，得到VerilogHDL代码；新建Vivado工程，在目标开发板上对VerilogHDL代码进行综合与初步布局布线，并利用Vivado提供的区域约束能力，对目标开发板上的寄存器进行指定区域约束；重新进行布局布线，并将生成的比特流文件烧录进目标开发板中；通过不同强度的激光扫描目标寄存器的物理位置，进行故障注入，以验证防护方案的防护能力。本发明利用区域约束技术简化了对目标寄存器的定位，弱化了实验所需的外部条件，克服了高时钟频率下难以在准确的时间节点进行故障注入这一问题。
-
-
-
-
-
Search Results
6
records
(took 0.023 seconds)
