公开(公告)号：CN118504628A

公开(公告)日：2024-08-16

申请号：CN202310125938.5

申请日：2023-02-15

Applicant: 中国科学院计算技术研究所

Inventor： 赵地 ,  王九龙 ,  吴若朴 ,  陈国凯 ,  陈旭豪 ,  刘伯然 ,  宗吉祥

IPC: G06N3/06 ,  G06N3/049 ,  G06N3/063

Abstract: 本发明提出一种支持RISC‑V指令集和脉冲神经网络专用扩展指令集的芯片架构，包括脉冲神经网络的专用扩展指令经过取值、译码、发射过程进入SNN计算单元，SNN初始化指令设置训练或推理使能，并设置初始化电压；根据专用扩展指令中的脉冲处理相关指令从内存中读取突触和输入数据，进入脉冲处理单元中进行脉冲处理，获得神经元需要的更新电压；根据专用扩展指令中的神经元相关指令将神经元状态从内存中读取后进入流线型LIF神经元更新单元，以根据更新电压对神经元进行更新，其更新结果将存入SNN专用寄存器；根据专用扩展指令中的突触更新相关指令对突触进行更新；SNN计算单元的结果将通过写回级进行写回。