-
公开(公告)号：CN114638191A
公开(公告)日：2022-06-17
申请号：CN202210319576.9
申请日：2022-03-29
Applicant: 中国科学院计算技术研究所
IPC: G06F30/392 , G06F30/394 , G06F30/398
Abstract: 提供一种超导单磁通量子电路布局，其包括多个单元电路，每个所述单元电路包括至少一个输入端口以及至少一个输出端口，在每个端口处包括：约瑟夫森结，其包括第一端，用于连接至所述端口，以及第二端，用于连接至地；第一电阻，其包括第一端，用于连接至所述约瑟夫森结的第一端，以及第二端，用于连接至地；其中两个相邻连接的单元电路之间的端口衔接处布置偏置线。
-
公开(公告)号：CN114638191B
公开(公告)日：2025-01-24
申请号：CN202210319576.9
申请日：2022-03-29
Applicant: 中国科学院计算技术研究所
IPC: G06F30/392 , G06F30/394 , G06F30/398
Abstract: 提供一种超导单磁通量子电路布局，其包括多个单元电路，每个所述单元电路包括至少一个输入端口以及至少一个输出端口，在每个端口处包括：约瑟夫森结，其包括第一端，用于连接至所述端口，以及第二端，用于连接至地；第一电阻，其包括第一端，用于连接至所述约瑟夫森结的第一端，以及第二端，用于连接至地；其中两个相邻连接的单元电路之间的端口衔接处布置偏置线。
-
公开(公告)号：CN113114187B
公开(公告)日：2023-10-20
申请号：CN202110280061.8
申请日：2021-03-16
Applicant: 中国科学院计算技术研究所
IPC: H03K17/22
Abstract: 本发明公开一种异步脉冲传递阻塞单元，包括数据输入端口，用于输入脉冲信号；复位输入端口，用于输入复位信号；可复位D触发器，包括输入端口、时钟端口、复位端口及输出端口；异或门，包括第一输入端口、第二输入端口、时钟端口及输出端口；第一分支模块；第二分支模块；第三分支模块；第一延迟模块，电性连接第一分支模块与可复位D触发器的输入端口；第二延迟模块，电性连接第三分支模块与异或门的时钟端口；数据输出端口，用于输出脉冲信号。
-
Patent Agency Ranking
公开(公告)号：CN115202612A
公开(公告)日：2022-10-18
申请号：CN202210249404.9
申请日：2022-03-14
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提出一种基于异步FIFO的超导单磁通量子跨时钟域通信方法和系统，包括：初始化FIFO，外部写电路向FIFO输入写信号，FIFO根据写信号生成写地址和写标志，并与读地址和读标志进行比较，若读地址和写地址相等，但写标志和读标志相反，等待外部读电路读出数据并生成新的读标志和读地址之后，根据写地址将待写数据写入FIFO；否则根据写地址将待写数据写入FIFO。外部读电路向FIFO输入读信号，并产生读地址和读标志，与写地址和写标志进行比较，如果读地址和写地址相同，读标志和写标志也相同，则执行等待外部写电路写入数据产生一个新的写地址和写标志之后，根据读地址读出数据返回外部读电路，否则根据读地址读出数据返回外部读电路。
-
公开(公告)号：CN113114187A
公开(公告)日：2021-07-13
申请号：CN202110280061.8
申请日：2021-03-16
Applicant: 中国科学院计算技术研究所
IPC: H03K17/22
Abstract: 本发明公开一种异步脉冲传递阻塞单元，包括数据输入端口，用于输入脉冲信号；复位输入端口，用于输入复位信号；可复位D触发器，包括输入端口、时钟端口、复位端口及输出端口；异或门，包括第一输入端口、第二输入端口、时钟端口及输出端口；第一分支模块；第二分支模块；第三分支模块；第一延迟模块，电性连接第一分支模块与可复位D触发器的输入端口；第二延迟模块，电性连接第三分支模块与异或门的时钟端口；数据输出端口，用于输出脉冲信号。
-
公开(公告)号：CN112349330A
公开(公告)日：2021-02-09
申请号：CN202011210460.9
申请日：2020-11-03
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提出一种SFQ电路与CMOS电路间交互方法，包括：单磁通量子芯片发送用于完成指定操作的单个SFQ脉冲至同步非破坏性读出单元的数据输入端，该同步非破坏性读出单元的数据输出端持续输出连续SFQ脉冲至CMOS电路中的电平逻辑输入端完成该指定操作；完成指定操作后该单磁通量子芯片发送复位信号至该同步非破坏性读出单元的复位端口，以停止输出SFQ脉冲至CMOS电路。本发明申请在需要ANDRO输出固定周期的连续SFQ脉冲的时候，在ANDRO的数据端口输入一个SFQ脉冲，就会有固定周期的连续SFQ脉冲输出；需要ANDRO停止输出SFQ脉冲的时候，那么在ANDRO的重置端口输入一个SFQ脉冲，ANDRO就会停止输出SFQ脉冲。以实现SFQ电路与CMOS电路的数据交互。
-
公开(公告)号：CN118484171A
公开(公告)日：2024-08-13
申请号：CN202410479885.1
申请日：2024-04-22
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提供一种64位超导乘法器，用于执行两个64位二进制整数的乘法运算，该乘法器包括64/N个依次连接的主模块，且被配置为：获取64位二进制的被乘数和64位二进制的乘数，被乘数和乘数均为被平均划分成的预定位宽N的64/N段切片数据，N为4、8、16或32；将乘数的64/N段切片数据分别输入对应的主模块，主模块被配置为：获取控制信号和被乘数的一段切片数据，根据控制信号将乘数的一段切片数据与被乘数的一段切片数据相乘，得到部分乘积结果；根据接收的中间结果和部分乘积结果得到对应主模块的中间结果，第一个主模块接收的中间结果为初始化值，其他主模块接收的中间结果为其上一主模块得到的中间结果；根据最后一个主模块得到的中间结果确定乘积结果。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.025 seconds)
