公开(公告)号：CN119148980A

公开(公告)日：2024-12-17

申请号：CN202411173637.0

申请日：2024-08-26

Applicant: 中国科学院计算技术研究所

Inventor： 石泓博 ,  范志华 ,  李文明 ,  安学军 ,  叶笑春 ,  范东睿

IPC: G06F7/575 ,  G06F7/72 ,  G06F21/60 ,  H04L9/00

Abstract: 本发明提供了一种用于全同态加密运算的加速装置和方法，装置包括：加速芯片，芯片上设有用于执行全同态加密算法中快速数论变换的模运算的多个模运算器组合，每个组合包括：模加器，被配置为基于模加指令根据被加数、加数和模数执行模加运算；模减器，被配置为基于模减指令根据被减数、减数和模数执行模减运算；模乘器，被配置为基于模乘指令根据被乘数、乘数和模数执行模乘运算；本发明的技术方案通过设置模加器、模减器和模乘器来分别完成全同态加密算法中计算开销最大的快速数论变换的模加运算、模减运算和模乘运算，可以避免在通用处理器中完成相应运算时需要用多组指令代替一条指令增加时间开销的问题，减少全同态加密算法的计算时间。