处理器寄存器堆的分布式架构配置方法和装置

    公开(公告)号:CN118113347A

    公开(公告)日:2024-05-31

    申请号:CN202410288518.3

    申请日:2024-03-13

    Inventor: 王剑

    Abstract: 本发明提出一种处理器寄存器堆的分布式架构配置方法和装置,包括:将处理器的功能部件分成N组,得到功能部件组成相同的N组功能部件,将该处理器的共享寄存器堆1分为N个子寄存器堆,每组功能部件对应指定的该子寄存器堆;其中N为大于等于2的正整数;每组功能部件与其对应的子寄存器堆的写端口相连,使每个子寄存器堆只接受对应分组功能部件的写入;每组功能部件与其对应的子寄存器堆的读端口相连。本发明提出的分布式寄存器堆的子寄存器堆的规模、读写端口数量都大幅降低,同时也不需要缓冲队列的复杂两级延迟写机制,大幅降低了处理器寄存器堆的设计复杂度,提高了处理器的性能。

    用于宽带无线通信的数字基带处理器

    公开(公告)号:CN102035778B

    公开(公告)日:2013-01-30

    申请号:CN200910093700.9

    申请日:2009-09-27

    Abstract: 本发明提供一种数字基带处理器,包括上行发射机、下行接收机、一个集中存储器和访问集中器;其中,上行发射机包括用于信道编码、QAM调制以及IDFT变换的上行处理第一部分,用于做插入CP、成形滤波、定时发送操作的上行处理第二部分;下行接收机包括用于帧同步前处理的下行处理第一部分,用于对数据做去CP、OFDM解调、同步、MIMO译码、QAM软解调、解速率匹配操作的下行处理第二部分,以及用于做信道译码和校验操作的下行处理第三部分;访问集中器包括与下行处理第一部分以及下行处理第二部分连接的第一访问端口,与下行处理第三部分连接的第三访问端口,与上行处理第一部分以及上行处理第二部分连接的第二访问端口。

    用于LTE系统的小区搜索装置和方法

    公开(公告)号:CN102045815A

    公开(公告)日:2011-05-04

    申请号:CN200910235661.1

    申请日:2009-10-10

    Abstract: 本发明提供一种小区搜索装置,包括AFC和CP判决器、第一FIFO存储器、主同步信号互相关器、主同步信号捕捉状态机、辅同步信号解码器、Cell ID解码器以及PBCH解码器;其中,AFC和CP判决器对接收到的基带数字信号做自动频率调整和CP长度判决,经过处理的基带数字信号在被传输到主同步信号互相关器的同时,还被保存到第一FIFO存储器;主同步信号互相关器将接收到的基带数字信号与本地产生的主同步信号做互相关操作;主同步信号捕捉状态机捕捉主同步信号,在捕捉成功时,从主同步信号中得到Cell ID2;辅同步信号解码器解码辅同步信号,进而得到Cell ID1;Cell ID解码器根据Cell ID2和Cell ID1,计算出Cell ID;PBCH解码器利用Cell ID进行PBCH解调,解析出包括系统带宽、系统帧号在内的系统信息。

    一种用于LTE系统时间同步和频率同步的方法及装置

    公开(公告)号:CN101827052A

    公开(公告)日:2010-09-08

    申请号:CN201010148714.9

    申请日:2010-04-14

    Abstract: 本发明提供一种LTE系统时间同步和频率同步的方法和装置,包括用于对基带数字信号进行延时一个OFDM时间归一化自相关的归一化自相关单元,根据所述归一化自相关单元产生的峰值相位进行分数频偏估计并且对所述基带数字信号进行分数频偏的校正的分数频偏自动控制单元,经过分数频偏的校正的基带数字信号与预置整数频偏的本地主同步信号进行归一化互相关的主同步信号互相关单元,根据所述归一化互相关的值进行时间同步的时间同步单元,和根据所述归一化互相关的值进行整数频偏估计,对经过分数频偏校正的基带数字信号进行整数频偏校正的整数频偏校正单元,从而实现LTE系统时间同步和频率同步。

    产生LTEPRACH基带信号的方法及其系统

    公开(公告)号:CN101938329B

    公开(公告)日:2013-01-02

    申请号:CN201010267934.3

    申请日:2010-08-30

    Abstract: 本发明公开了产生LTE PRACH基带信号的方法及系统,方法包括:步骤1,依据LTE协议规定计算出LTE PRACH基带信号产生所需的参数;步骤2,计算前导序列的DFT序列的相位值,依次写入频域信号相位缓存中,写入NZC个相位值后执行步骤3;步骤3,依据前导格式配置不包含倒序的IFFT运算的长度为NIFFT,组数为a,进行a次不包含倒序的NIFFT点的IFFT运算;步骤4,从基带信号缓存中读取数据发送循环前缀和全部的序列部分,完成后将频域信号相位缓存和基带信号缓存清零。本发明能够降低LTE PRACH基带信号产生过程中高点数IDFT所需的复数乘法与复数加法次数。

    LTE系统上行参考信号q阶ZC序列的生成方法及其系统

    公开(公告)号:CN101917356A

    公开(公告)日:2010-12-15

    申请号:CN201010233968.0

    申请日:2010-07-19

    Abstract: 本发明是关于一种LTE上行参考信号q阶ZC序列的生成方法及其系统,该方法包括:步骤一,根据资源块个数获得ZC序列的长度;步骤二,根据所述ZC序列的长度、序列号、组号计算q值;步骤三,采用递推法产生q阶ZC序列。本发明通过产生ZC序列长度查找表,避免了计算最大质数的较长运算时间问题;巧妙利用相位特性递推产生ZC序列,避免了直接计算相位时幅度大、精度差的乘除法,在实际定点化实现中具有重要意义;采用所提递推算法产生ZC序列,避免了用公式直接产生ZC序列时多次计算三角函数带来的运算时间较长的问题。

    一种处理器
    8.
    发明公开
    一种处理器 审中-实审

    公开(公告)号:CN114968576A

    公开(公告)日:2022-08-30

    申请号:CN202210578451.8

    申请日:2022-05-25

    Inventor: 王剑

    Abstract: 本发明提供一种处理器,其根据应用需求可以运行在宿主机状态或虚拟客户机状态,所述宿主机状态和虚拟客户机状态分别对应不同的指令系统,所述处理器包括:宿主机一级指令高速缓存,用于缓存宿主机状态对应指令系统的可被运行在宿主机状态下的处理器执行的指令;客户机一级指令高速缓存,用于缓存虚拟客户机状态对应指令系统的可被运行在虚拟客户机状态下的处理器执行的指令;以及,选择电路,用于根据处理器运行状态选择将所述宿主机一级指令高速缓存或客户机一级指令高速缓存与所述处理器的相应部件连通,以使得,在处理器运行在宿主机状态时从宿主机一级指令高速缓存取指,在处理器运行在虚拟客户机状态时从客户机一级指令高速缓存取指。

    基于异构流水线的高效通用处理器执行方法及系统

    公开(公告)号:CN111008042B

    公开(公告)日:2022-07-05

    申请号:CN201911157048.2

    申请日:2019-11-22

    Inventor: 王剑

    Abstract: 本发明提出基于异构流水线的高效通用处理器执行方法及系统,包括:将通用处理器中计算部件整合为计算单元阵列,基于计算单元阵列构建顺序执行的计算流水线;并基于通用处理器中通用部件构建乱序执行的通用流水线;获取待执行指令,通用处理器中译码模块识别待执行指令属于通用指令或计算指令,若待执行指令属于通用指令,则将属于通用指令的待执行指令发送至通用流水线,得到待执行指令的执行结果,若待执行指令属于计算指令,则将属于计算指令的待执行指令发送至计算流水线,得到待执行指令的执行结果。本发明将通用处理器中计算指令和通用指令的流水线独立开来,使得两条流水线可以采用各自最高效的结构设计方法。

    一种用于LTE系统时间同步和频率同步的方法及装置

    公开(公告)号:CN101827052B

    公开(公告)日:2012-12-26

    申请号:CN201010148714.9

    申请日:2010-04-14

    Abstract: 本发明提供一种LTE系统时间同步和频率同步的方法和装置,包括用于对基带数字信号进行延时一个OFDM时间归一化自相关的归一化自相关单元,根据所述归一化自相关单元产生的峰值相位进行分数频偏估计并且对所述基带数字信号进行分数频偏的校正的分数频偏自动控制单元,经过分数频偏的校正的基带数字信号与预置整数频偏的本地主同步信号进行归一化互相关的主同步信号互相关单元,根据所述归一化互相关的值进行时间同步的时间同步单元,和根据所述归一化互相关的值进行整数频偏估计,对经过分数频偏校正的基带数字信号进行整数频偏校正的整数频偏校正单元,从而实现LTE系统时间同步和频率同步。

Patent Agency Ranking