公开(公告)号：CN1450357A

公开(公告)日：2003-10-22

申请号：CN03125125.0

申请日：2003-05-21

Applicant: 中国科学院计算技术研究所

Inventor： 闵应骅 ,  邝继顺 ,  牛小燕

IPC: G01R31/28 ,  H01L21/66

Abstract: 本发明涉及集成电路测试方法，其步骤包括：第一步，确定测试频率，第二步确定测试波形模式，第三步，确定可测试性测度及其阈值，第四步，测试波形生成，第五步，运行测试。本发明也可以检测一些用逻辑测试方法不可检测的故障，即所谓的冗余故障。测试效率高，适应于大批量集成电路芯片生产线的需要；不需要特别高指标的昂贵的测试仪；故障覆盖率高，适应于国防、航空航天等高可靠芯片的需求。本发明提供了对于高达几个GHz的高频数字CMOS集成电路，直接用其工作频率进行全速电流测试的方法，而测试周期可以灵活地根据测试仪的测试速度而定，可以慢到毫秒级。

公开(公告)号：CN1239915C

公开(公告)日：2006-02-01

申请号：CN03125125.0

申请日：2003-05-21

Applicant: 中国科学院计算技术研究所

Inventor： 闵应骅 ,  邝继顺 ,  牛小燕

IPC: G01R31/28 ,  H01L21/66

Abstract: 本发明涉及集成电路测试方法，其步骤包括：第一步，确定测试频率，第二步确定测试波形模式，第三步，确定可测试性测度及其阈值，第四步，测试波形生成，第五步，运行测试。本发明也可以检测一些用逻辑测试方法不可检测的故障，即所谓的冗余故障。测试效率高，适应于大批量集成电路芯片生产线的需要；不需要特别高指标的昂贵的测试仪；故障覆盖率高，适应于国防、航空航天等高可靠芯片的需求。本发明提供了对于高达几个GHz的高频数字CMOS集成电路，直接用其工作频率进行全速电流测试的方法，而测试周期可以灵活地根据测试仪的测试速度而定，可以慢到毫秒级。