-
公开(公告)号：CN107657008B
公开(公告)日：2020-11-03
申请号：CN201710874222.X
申请日：2017-09-25
Applicant: 中国科学院计算技术研究所
IPC: G06F16/48 , G06F16/432 , G06K9/62 , G06N3/04 , G06N3/08
Abstract: 本发明涉及一种基于深度判别排序学习的跨媒体训练方法，包括以下步骤：利用深度网络对训练集合中的图像样本和语句样本提取特征，并获得特征向量对；其中，所述特征向量对包括用于表示所述图像样本的图像特征向量和用于表示所述语句样本的语句特征向量；将获得的特征向量对映射到共同空间，并计算所述图像特征向量与所述语句特征向量的相似度；利用双向判别排序目标函数对所述特征向量对进行排序，并获得训练模型。
-
公开(公告)号：CN107657008A
公开(公告)日：2018-02-02
申请号：CN201710874222.X
申请日：2017-09-25
Applicant: 中国科学院计算技术研究所
CPC classification number: G06F16/434 , G06F16/48 , G06K9/6215 , G06K9/6256 , G06N3/0454 , G06N3/084
Abstract: 本发明涉及一种基于深度判别排序学习的跨媒体训练方法，包括以下步骤：利用深度网络对训练集合中的图像样本和语句样本提取特征，并获得特征向量对；其中，所述特征向量对包括用于表示所述图像样本的图像特征向量和用于表示所述语句样本的语句特征向量；将获得的特征向量对映射到共同空间，并计算所述图像特征向量与所述语句特征向量的相似度；利用双向判别排序目标函数对所述特征向量对进行排序，并获得训练模型。
-
公开(公告)号：CN1304974C
公开(公告)日：2007-03-14
申请号：CN200410003888.0
申请日：2004-02-10
Applicant: 中国科学院计算技术研究所
Abstract: 本发明涉及计算机总线控制技术、计算机存储设备控制技术、ASIC设计技术领域的一种基于TCP/IP接口的ATAPI设备新型控制方法。其步骤包括：S1，TCP/IP总线接口，完成总线收发器；S2，完成TCP/IP协议解译；S3，主机上的硬件驱动程序初始化主机侧DMA控制器；S4，在数据传输时用异步FIFO作数据缓存；S5，桥接器中设备侧DMA控制器根据ATAPI设备的DMA请求，把FIFO中的数据写入ATAPI设备；S6，完成IDE总线控制与接口。使用这种技术的ATAPI设备(硬盘、光驱、磁带机等)具有接口灵活、携带方便、挂接距离远等优点。
-
公开(公告)号：CN1255739C
公开(公告)日：2006-05-10
申请号：CN200410001352.5
申请日：2004-01-06
Applicant: 中国科学院计算技术研究所
Abstract: 本发明涉及磁记录技术领域的一种减少硬盘磁头寻道次数来提高读硬盘速度的控制方法。用一次硬盘寻道读取多个非连续的数据块。用一个硬盘DMA数据读命令，连续地读出一个包含多个所需数据块的大数据块，然后把数据块之间不需要的数据碎片丢掉。当相邻数据块间隔较近时，读冗余数据碎片的数据传输时间大大地小于硬盘寻道时间，极大地提高数据传输的速度。步骤如下：(1)确定文件在硬盘上的物理位置，同时给出主机侧数据缓冲区位置；(2)产生硬盘操作命令队列和用于DMA数据传输的SG表；(3)硬盘控制器逐项读取SG表并进行数据传输，当SG表的数据丢弃标记为1时，该项SG表所对应的数据不进行传输，在硬盘控制器内部就被丢弃。
-
公开(公告)号：CN1556523A
公开(公告)日：2004-12-22
申请号：CN200410001352.5
申请日：2004-01-06
Applicant: 中国科学院计算技术研究所
Abstract: 本发明涉及磁记录技术领域的一种减少硬盘磁头寻道次数来提高读硬盘速度的控制方法。用一次硬盘寻道读取多个非连续的数据块。用一个硬盘DMA数据读命令，连续地读出一个包含多个所需数据块的大数据块，然后把数据块之间不需要的数据碎片丢掉。当相邻数据块间隔较近时，读冗余数据碎片的数据传输时间大大地小于硬盘寻道时间，极大地提高数据传输的速度。步骤如下：(1)确定文件在硬盘上的物理位置，同时给出主机侧数据缓冲区位置；(2)产生硬盘操作命令队列和用于DMA数据传输的SG表；(3)硬盘控制器逐项读取SG表并进行数据传输，当SG表的数据丢弃标记为1时，该项SG表所对应的数据不进行传输，在硬盘控制器内部就被丢弃。
-
Patent Agency Ranking
公开(公告)号：CN1560751A
公开(公告)日：2005-01-05
申请号：CN200410003888.0
申请日：2004-02-10
Applicant: 中国科学院计算技术研究所
Abstract: 本发明涉及计算机总线控制技术、计算机存储设备控制技术、ASIC设计技术领域的一种基于TCP/IP接口的ATAPI设备新型控制方法。其步骤包括：S1，TCP/IP总线接口，完成总线收发器；S2，完成TCP/IP协议解译；S3，主机上的硬件驱动程序初始化主机侧DMA控制器；S4，在数据传输时用异步FIFO作数据缓存；S5，桥接器中设备侧DMA控制器根据ATAPI设备的DMA请求，把FIFO中的数据写入ATAPI设备；S6，完成IDE总线控制与接口。使用这种技术的ATAPI设备(硬盘、光驱、磁带机等)具有接口灵活、携带方便、挂接距离远等优点。
-
公开(公告)号：CN100424663C
公开(公告)日：2008-10-08
申请号：CN200410003886.1
申请日：2004-02-10
Applicant: 中国科学院计算技术研究所
Abstract: 本发明涉及专用集成电路设计、数字电路设计技术领域，特别是一种用双端口随机存取存储器实现异步FIFO数据传输的方法。本发明设计了一种适用于异步数据传输的桥接FIFO，这种新型FIFO是在双端口RAM的基础上，通过同步控制逻辑把双端口RAM包装成一个通用的同步FIFO，再用一个较小的寄存器阵列构成异步接口。其步骤：S1：用双端口RAM构造一个通用的同步FIFO，S2：确定数据时钟域，S3：读取数据，S4：实现异步数据传输。使用本发明所设计的FIFO，能够准确及时地给出FIFO中数据的多少，使得数据传输双方可以适时地发起数据读写操作，有效地提高数据传输的效率。
-
公开(公告)号：CN1277222C
公开(公告)日：2006-09-27
申请号：CN200410003887.6
申请日：2004-02-10
Applicant: 中国科学院计算技术研究所
IPC: G06F13/38
Abstract: 本发明涉及总线的单芯片子系统的技术领域，包括从复杂状态机中提取关键信号路径的方法，以及单芯片实现高速PCI总线多主控制器，步骤：S1：根据PCI总线主控制器状态机的外部输入激励信号的时间要求和到达时刻，确定一个关键信号；S2：把关键信号两种取值“0”和“1”中条件判断或逻辑值代入原状态机，得到中间状态变量S3：关键信号当作最终状态机唯一的外部输入信号，中间状态变量当作最终状态机的赋值，代入原状态机，最终状态机。该方法，可有效地解决多PCI Master单芯片设计中关键信号路径的问题。本质在于把非关键信号激励所产生的状态变化优先用电路实现，然后把其输出与关键信号一起当作最终状态变化的输入激励。
-
公开(公告)号：CN1560868A
公开(公告)日：2005-01-05
申请号：CN200410003886.1
申请日：2004-02-10
Applicant: 中国科学院计算技术研究所
Abstract: 本发明涉及专用集成电路设计、数字电路设计技术领域，特别是一种用双端口随机存取存储器实现异步先进先出数据传输的方法。本发明设计了一种适用于异步数据传输的桥接FIFO，这种新型FIFO是在双端口RAM的基础上，通过同步控制逻辑把双端口RAM包装成一个通用的同步FIFO，再用一个较小的寄存器阵列构成异步接口。其步骤：S1：用双端口RAM构造一个通用的同步FIFO，S2：确定数据时钟域，S3：读取数据，S4：实现异步数据传输。使用本发明所设计的FIFO，能够准确及时地给出FIFO中数据的多少，使得数据传输双方可以适时地发起数据读写操作，有效地提高数据传输的效率。
-
公开(公告)号：CN1558336A
公开(公告)日：2004-12-29
申请号：CN200410003887.6
申请日：2004-02-10
Applicant: 中国科学院计算技术研究所
IPC: G06F13/38
Abstract: 本发明涉及总线的单芯片子系统的技术领域，包括从复杂状态机中提取关键信号路径的方法，以及单芯片实现高速PCI总线多主控制器，步骤：S1：根据PCI总线主控制器状态机的外部输入激励信号的时间要求和到达时刻，确定一个关键信号；S2：把关键信号两种取值“0”和“1”中条件判断或逻辑值代入原状态机，得到中间状态变量；S3：关键信号当作最终状态机唯一的外部输入信号，中间状态变量当作最终状态机的赋值，代入原状态机，最终状态机。该方法，可有效地解决多PCI Master单芯片设计中关键信号路径的问题。本质在于把非关键信号激励所产生的状态变化优先用电路实现，然后把其输出与关键信号一起当作最终状态变化的输入激励。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.059 seconds)
