硬件实现的数据排序装置、方法及数据处理芯片

    公开(公告)号:CN105512179B

    公开(公告)日:2017-06-09

    申请号:CN201510828602.0

    申请日:2015-11-25

    CPC classification number: G06F17/30

    Abstract: 本发明提供一种功耗低、面积小、结构简单、效率高的可应用于加速器中的硬件实现的数据排序装置、方法及包括该数据排序装置的数据处理芯片,所述数据排序装置包括:寄存器组,保存数据排序过程中暂时排出的K个最大或最小的数据,寄存器组包括多个并行连接的寄存器,且相邻两个寄存器由低级向高级单向传输数据;比较器组,包括以与所述寄存器一一对应的方式相连接的多个比较器,比较输入的多个数据的大小关系,并将较大或较小的数据输出至对应的寄存器;控制电路,设置有作用于所述寄存器的多个标志位,所述标志位判断所述寄存器是否接收由对应的比较器或低一级寄存器传来的数据,以及判断寄存器是否向高一级寄存器传输数据。

    硬件实现的数据排序装置、方法及数据处理芯片

    公开(公告)号:CN105512179A

    公开(公告)日:2016-04-20

    申请号:CN201510828602.0

    申请日:2015-11-25

    CPC classification number: G06F17/30 G06F17/30519 G06F17/30548

    Abstract: 本发明提供一种功耗低、面积小、结构简单、效率高的可应用于加速器中的硬件实现的数据排序装置、方法及包括该数据排序装置的数据处理芯片,所述数据排序装置包括:寄存器组,保存数据排序过程中暂时排出的K个最大或最小的数据,寄存器组包括多个并行连接的寄存器,且相邻两个寄存器由低级向高级单向传输数据;比较器组,包括以与所述寄存器一一对应的方式相连接的多个比较器,比较输入的多个数据的大小关系,并将较大或较小的数据输出至对应的寄存器;控制电路,设置有作用于所述寄存器的多个标志位,所述标志位判断所述寄存器是否接收由对应的比较器或低一级寄存器传来的数据,以及判断寄存器是否向高一级寄存器传输数据。

Patent Agency Ranking