基于纳米阵列的弹道输运垂直型晶体管及其制作方法

    公开(公告)号:CN110649098A

    公开(公告)日:2020-01-03

    申请号:CN201810682762.2

    申请日:2018-06-27

    Abstract: 本发明公开了一种基于纳米阵列的弹道输运垂直型晶体管及其制作方法。所述基于纳米阵列的弹道输运垂直型晶体管包括一个以上半导体纳米凸起部、源极、漏极和栅极,所述半导体纳米凸起部包含导电沟道,所述源极、栅极、漏极沿所述半导体纳米凸起部的长度方向依次间隔设置,所述源极与漏极通过所述导电沟道电连接,所述栅极环绕所述半导体纳米凸起部设置,并且所述栅极与所述半导体纳米凸起部配合形成肖特基异质结,所述导电沟道的有效长度小于载流子平均自由程。由于弹道输运特性的存在,使得载流子在传输过程中不受各种散射机制影响,基于此得到具有更低导通电阻、更少工作能耗、更快工作频率和更小器件尺寸的晶体管。

    极化超结的Ⅲ族氮化物二极管器件及其制作方法

    公开(公告)号:CN109950323A

    公开(公告)日:2019-06-28

    申请号:CN201711383701.8

    申请日:2017-12-20

    Abstract: 本发明公开了一种极化超结的Ⅲ族氮化物二极管器件及制作方法。所述器件包括:包括第一、第二半导体的第一异质结,所述第一异质结构中形成有二维电子气;包括所述第二半导体和第三半导体的第二异质结,所述第二异质结中形成有二维空穴气;形成于所述第二半导体上的第四半导体,所述第四半导体与第三半导体在水平方向上紧密连接;所述第四半导体为p型掺杂,可以将所述第一异质结中的二维电子气耗尽;与第一异质结连接的阳极和阴极,所述阳、阴极与所述第一异质结中二维电子气电连接,所属阳极同时与第四半导体形成电连接。

    基于沟道阵列的异质结场效应晶体管及其制作方法和应用

    公开(公告)号:CN110518067B

    公开(公告)日:2023-03-07

    申请号:CN201810491766.2

    申请日:2018-05-21

    Abstract: 本发明公开了一种基于沟道阵列的异质结场效应晶体管及其制作方法和应用。所述基于沟道阵列的异质结场效应晶体管包括异质结以及与所述异质结配合的源极、漏极和栅极,异质结中形成有二维电子气,源极与漏极通过二维电子气电连接;所述晶体管还包括形成在所述异质结上的第三半导体,第三半导体能够将分布于其下方的二维电子气耗尽,在所述栅极下方的第三半导体中还形成有至少一第四半导体,并且第四半导体下方的二维电子气被保留而形成沟道。本发明提供的制作方法无需采用刻蚀技术,避免了刻蚀均匀性、重复性以及刻蚀损伤等问题;以H等离子处理或H扩散的方式处理P‑GaN,处理深度可控,不会对下层材料以及二维电子气造成损伤,保证了器件的可靠性。

    基于纳米阵列的弹道输运垂直型晶体管及其制作方法

    公开(公告)号:CN110649098B

    公开(公告)日:2021-02-26

    申请号:CN201810682762.2

    申请日:2018-06-27

    Abstract: 本发明公开了一种基于纳米阵列的弹道输运垂直型晶体管及其制作方法。所述基于纳米阵列的弹道输运垂直型晶体管包括一个以上半导体纳米凸起部、源极、漏极和栅极,所述半导体纳米凸起部包含导电沟道,所述源极、栅极、漏极沿所述半导体纳米凸起部的长度方向依次间隔设置,所述源极与漏极通过所述导电沟道电连接,所述栅极环绕所述半导体纳米凸起部设置,并且所述栅极与所述半导体纳米凸起部配合形成肖特基异质结,所述导电沟道的有效长度小于载流子平均自由程。由于弹道输运特性的存在,使得载流子在传输过程中不受各种散射机制影响,基于此得到具有更低导通电阻、更少工作能耗、更快工作频率和更小器件尺寸的晶体管。

    垂直结构UMOSFET器件及其制作方法

    公开(公告)号:CN109904075A

    公开(公告)日:2019-06-18

    申请号:CN201711309639.8

    申请日:2017-12-11

    Abstract: 本发明公开了一种垂直结构UMOSFET器件,其包括:第一、第二导电类型半导体层,具有第一导电类型的源区层以及源、漏、栅极;第二导电类型半导体层设置在第一导电类型半导体层的一侧表面,源区层形成在第二导电类型半导体层内,源极同时与第二导电类型半导体层及源区层电性连接,栅极设置在槽状结构内,槽状结构顶端设置于源区层表面,底端穿入第一导电类型半导体层,且在槽状结构的内壁与栅极之间还设置有钝化层,漏极与第一导电类型半导体层的另一侧表面连接。本发明的UMOSFET器件具有低导通电阻、高频率、高击穿电压等优点。本发明还公开了所述UMOSFET器件的制作方法。

    极化超结的Ⅲ族氮化物二极管器件及其制作方法

    公开(公告)号:CN109950323B

    公开(公告)日:2022-04-08

    申请号:CN201711383701.8

    申请日:2017-12-20

    Abstract: 本发明公开了一种极化超结的Ⅲ族氮化物二极管器件及制作方法。所述器件包括:包括第一、第二半导体的第一异质结,所述第一异质结构中形成有二维电子气;包括所述第二半导体和第三半导体的第二异质结,所述第二异质结中形成有二维空穴气;形成于所述第二半导体上的第四半导体,所述第四半导体与第三半导体在水平方向上紧密连接;所述第四半导体为p型掺杂,可以将所述第一异质结中的二维电子气耗尽;与第一异质结连接的阳极和阴极,所述阳、阴极与所述第一异质结中二维电子气电连接,所属阳极同时与第四半导体形成电连接。

    p型阳极的Ⅲ族氮化物二极管器件及其制作方法

    公开(公告)号:CN109950324A

    公开(公告)日:2019-06-28

    申请号:CN201711384917.6

    申请日:2017-12-20

    Abstract: 本发明公开了一种p型阳极的Ⅲ族氮化物二极管器件及制作方法。所述器件包括:第一异质结,包括第一半导体和形成于第一半导体上的第二半导体,且所述第一异质结构中形成有二维电子气;第二异质结,包括所述第二半导体和形成于所述第二半导体表面上局部区域的第三半导体,所述第三半导体为p型掺杂,掺杂浓度可以将所述第一异质结中的二维电子气耗尽;与所述第一异质结连接的阳极和阴极,所述阳、阴极与所述二维电子气电连接,所述阳极同时与第三半导体形成欧姆接触或者肖特基接触。本发明的器件结构简单,具有低开启电压、高耐压和高频率等优点,同时制作工艺简单,重复性高,成本低廉,易于大规模生产。

    一种包含介质层的p型栅HEMT器件及其制作方法

    公开(公告)号:CN108155099A

    公开(公告)日:2018-06-12

    申请号:CN201711405795.4

    申请日:2017-12-22

    CPC classification number: H01L29/66462 H01L29/0649 H01L29/0684 H01L29/778

    Abstract: 本发明公开了一种包含介质层的p型栅HEMT器件及其制作方法。所述HEMT器件包括:异质结,其包括第一半导体和形成于第一半导体上的第二半导体,所述第二半导体具有宽于第一半导体的带隙,且异质结中形成有二维电子气;第三半导体,其位于栅下区域并能够将异质结内分布于栅下区域的二维电子气耗尽;第四半导体,其分布于栅极与漏极之间以及栅极与源极之间;介质层,其由绝缘材料组成,并分布于异质结和栅极之间;源极、漏极以及栅极,源极与漏极能够通过所述二维电子气电连接。本发明在HEMT器件的栅极下方引入介质层,可以显著减小栅极漏电和提高栅极正向最大安全工作电压,增大阈值电压。

    基于沟道阵列的异质结场效应晶体管及其制作方法和应用

    公开(公告)号:CN110518067A

    公开(公告)日:2019-11-29

    申请号:CN201810491766.2

    申请日:2018-05-21

    Abstract: 本发明公开了一种基于沟道阵列的异质结场效应晶体管及其制作方法和应用。所述基于沟道阵列的异质结场效应晶体管包括异质结以及与所述异质结配合的源极、漏极和栅极,异质结中形成有二维电子气,源极与漏极通过二维电子气电连接;所述晶体管还包括形成在所述异质结上的第三半导体,第三半导体能够将分布于其下方的二维电子气耗尽,在所述栅极下方的第三半导体中还形成有至少一第四半导体,并且第四半导体下方的二维电子气被保留而形成沟道。本发明提供的制作方法无需采用刻蚀技术,避免了刻蚀均匀性、重复性以及刻蚀损伤等问题;以H等离子处理或H扩散的方式处理P-GaN,处理深度可控,不会对下层材料以及二维电子气造成损伤,保证了器件的可靠性。

Patent Agency Ranking