-
公开(公告)号：CN110716855B
公开(公告)日：2021-05-14
申请号：CN201910784021.X
申请日：2019-08-23
Applicant: 中国科学院信息工程研究所
IPC: G06F11/36
Abstract: 本发明实施例提供一种处理器指令集测试方法及装置，属于处理器技术领域。包括：对于预处理文件中任一指令，获取任一指令的指令编码及第一指令名称，将任一指令的指令编码输入至反编译器中，输出未经处理的第二指令名称；根据第一指令名称及第二指令名称，判断任一指令是否存在缺陷。本发明实施例的优点如下：由于可以对预处理文件中所有指令进行测试，其中也可以包含未定义指令，从而覆盖率高；由于测试过程不需要执行指令，从而测试过程可以在真机上执行且可以保持稳定性；由于测试过程可以设计成自动执行，从而整个测试过程简单且不容易出错。
-
公开(公告)号：CN110688304A
公开(公告)日：2020-01-14
申请号：CN201910813443.5
申请日：2019-08-30
Applicant: 中国科学院信息工程研究所
IPC: G06F11/36
Abstract: 本发明实施例提供一种处理器指令集的完备性检测方法、装置与电子设备，其中该方法包括：获取处理器指令集中所有的指令编码，并基于此分别计算所述处理器指令集的预期指令总条数和理论实际指令总条数；若所述理论实际指令总条数与所述预期指令总条数不相等，则对所有指令编码进行重叠性聚类处理，并通过计算每个类中的重叠指令条数，计算被重复计算的指令总条数；基于所述理论实际指令总条数和所述被重复计算的指令总条数，计算真实实际指令总条数，并判断所述真实实际指令总条数与所述预期指令总条数是否相等，若是，则判定所述处理器指令集是完备的，否则，判定不完备。本发明实施例能够有效消除计算误差，从而有效提高检测结果的准确性。
-
公开(公告)号：CN110569065A
公开(公告)日：2019-12-13
申请号：CN201910670455.7
申请日：2019-07-24
Applicant: 中国科学院信息工程研究所
IPC: G06F9/30
Abstract: 本发明实施例提供一种基于域填充的处理器指令编码自动生成方法及装置，所述方法包括：获取目标处理器指令集手册中所有的译码图-译码表对，对所有的译码图-译码表对进行预处理，将所有经过预处理的译码图-译码表对存储至一个文件中，获得预处理文件；对预处理文件中的任一译码图-译码表对，根据该译码图-译码表对中包含的信息进行固定域和变化域的填充，生成该译码图-译码表对的所有已定义和未定义指令编码，将该译码图-译码表对从预处理文件中删除，并判断预处理文件是否为空，若预处理文件不为空，则对预处理文件中的下一译码图-译码表对执行所有已定义和未定义指令编码的生成操作。本发明实施例能够高效、自动地生成处理器指令编码。
-
公开(公告)号：CN110569065B
公开(公告)日：2021-08-17
申请号：CN201910670455.7
申请日：2019-07-24
Applicant: 中国科学院信息工程研究所
IPC: G06F9/30
Abstract: 本发明实施例提供一种基于域填充的处理器指令编码自动生成方法及装置，所述方法包括：获取目标处理器指令集手册中所有的译码图‑译码表对，对所有的译码图‑译码表对进行预处理，将所有经过预处理的译码图‑译码表对存储至一个文件中，获得预处理文件；对预处理文件中的任一译码图‑译码表对，根据该译码图‑译码表对中包含的信息进行固定域和变化域的填充，生成该译码图‑译码表对的所有已定义和未定义指令编码，将该译码图‑译码表对从预处理文件中删除，并判断预处理文件是否为空，若预处理文件不为空，则对预处理文件中的下一译码图‑译码表对执行所有已定义和未定义指令编码的生成操作。本发明实施例能够高效、自动地生成处理器指令编码。
-
公开(公告)号：CN110688304B
公开(公告)日：2021-04-27
申请号：CN201910813443.5
申请日：2019-08-30
Applicant: 中国科学院信息工程研究所
IPC: G06F11/36
Abstract: 本发明实施例提供一种处理器指令集的完备性检测方法、装置与电子设备，其中该方法包括：获取处理器指令集中所有的指令编码，并基于此分别计算所述处理器指令集的预期指令总条数和理论实际指令总条数；若所述理论实际指令总条数与所述预期指令总条数不相等，则对所有指令编码进行重叠性聚类处理，并通过计算每个类中的重叠指令条数，计算被重复计算的指令总条数；基于所述理论实际指令总条数和所述被重复计算的指令总条数，计算真实实际指令总条数，并判断所述真实实际指令总条数与所述预期指令总条数是否相等，若是，则判定所述处理器指令集是完备的，否则，判定不完备。本发明实施例能够有效消除计算误差，从而有效提高检测结果的准确性。
-
Patent Agency Ranking
公开(公告)号：CN109918292B
公开(公告)日：2020-09-11
申请号：CN201910078525.X
申请日：2019-01-28
Applicant: 中国科学院信息工程研究所
IPC: G06F11/36
Abstract: 本发明实施例提供一种处理器指令集测试方法和装置，用于发现指令设计的缺陷。本发明实施例根据处理器设计厂商公布的指令集手册将整个指令空间分为已定义指令集和未定义指令集两部分，两类指令集分别采用不同的测试方法，已定义指令集采用现有的指令集测试方法如随机测试等方法进行测试，未定义指令集采用本发明实施例提出的未定义指令集测试方法进行测试，弥补了现有的指令集测试方法只聚焦于测试已定义指令的不足，测试范围既覆盖到了已定义指令，又覆盖到了未定义指令，尤其是，可以对未定义指令集进行全覆盖的测试。
-
公开(公告)号：CN110175047A
公开(公告)日：2019-08-27
申请号：CN201910323866.9
申请日：2019-04-22
Applicant: 中国科学院信息工程研究所
IPC: G06F9/30
Abstract: 本发明实施例提供一种处理器指令编码的自动生成方法及装置，所述方法包括：从目标处理器指令集的手册中获取所有位编码表，对每张所述位编码表进行预处理，以使得每张经过预处理的位编码表包括表名、位编码高位、位编码低位、表项名以及所述表项名所对应的位编码；将所有经过预处理的位编码表存储至一个文件中，获得位编码表文件，基于所述位编码表文件构建多叉树；遍历所述多叉树，获取所述处理器指令集手册中所有已定义指令编码和未定义指令编码。本发明实施例提供了高效的、通用的、自动的处理器指令编码生成方法，与具体的处理器指令集类型无关，只与位编码表文件有关。
-
公开(公告)号：CN109918292A
公开(公告)日：2019-06-21
申请号：CN201910078525.X
申请日：2019-01-28
Applicant: 中国科学院信息工程研究所
IPC: G06F11/36
Abstract: 本发明实施例提供一种处理器指令集测试方法和装置，用于发现指令设计的缺陷。本发明实施例根据处理器设计厂商公布的指令集手册将整个指令空间分为已定义指令集和未定义指令集两部分，两类指令集分别采用不同的测试方法，已定义指令集采用现有的指令集测试方法如随机测试等方法进行测试，未定义指令集采用本发明实施例提出的未定义指令集测试方法进行测试，弥补了现有的指令集测试方法只聚焦于测试已定义指令的不足，测试范围既覆盖到了已定义指令，又覆盖到了未定义指令，尤其是，可以对未定义指令集进行全覆盖的测试。
-
公开(公告)号：CN110175047B
公开(公告)日：2022-03-29
申请号：CN201910323866.9
申请日：2019-04-22
Applicant: 中国科学院信息工程研究所
IPC: G06F9/30
Abstract: 本发明实施例提供一种处理器指令编码的自动生成方法及装置，所述方法包括：从目标处理器指令集的手册中获取所有位编码表，对每张所述位编码表进行预处理，以使得每张经过预处理的位编码表包括表名、位编码高位、位编码低位、表项名以及所述表项名所对应的位编码；将所有经过预处理的位编码表存储至一个文件中，获得位编码表文件，基于所述位编码表文件构建多叉树；遍历所述多叉树，获取所述处理器指令集手册中所有已定义指令编码和未定义指令编码。本发明实施例提供了高效的、通用的、自动的处理器指令编码生成方法，与具体的处理器指令集类型无关，只与位编码表文件有关。
-
公开(公告)号：CN110716855A
公开(公告)日：2020-01-21
申请号：CN201910784021.X
申请日：2019-08-23
Applicant: 中国科学院信息工程研究所
IPC: G06F11/36
Abstract: 本发明实施例提供一种处理器指令集测试方法及装置，属于处理器技术领域。包括：对于预处理文件中任一指令，获取任一指令的指令编码及第一指令名称，将任一指令的指令编码输入至反编译器中，输出未经处理的第二指令名称；根据第一指令名称及第二指令名称，判断任一指令是否存在缺陷。本发明实施例的优点如下：由于可以对预处理文件中所有指令进行测试，其中也可以包含未定义指令，从而覆盖率高；由于测试过程不需要执行指令，从而测试过程可以在真机上执行且可以保持稳定性；由于测试过程可以设计成自动执行，从而整个测试过程简单且不容易出错。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.034 seconds)
