一种全数字可配置动态信道分路技术的设计方法

    公开(公告)号:CN102790623A

    公开(公告)日:2012-11-21

    申请号:CN201210231744.5

    申请日:2012-07-05

    Abstract: 本发明公开了一种全数字可配置动态信道分路技术的设计方法,它涉及通信领域中数字信号处理的滤波、抽取以及多点FFT等技术。它通过采用串并结合的结构实现了多相滤波器以及模块化多点FFT,从而完成对多路信号的分路,此实现方法减少了硬件复杂度,且可通过配置参数兼容多种分路路数,路数可扩展至上百路,提高了单个解调器的处理能力及灵活性。本发明具有模块化特点,通过更换不同的FFT模块可灵活调整兼容的分路路数,而整体结构不用调整,具有资源消耗低、可扩展能力强、处理带宽可变、处理分路路数灵活可变等优点,适用于同时处理多路信号的场合,特别适合星状网通信系统中心站。

    一种面向高效传输的连续多载波信号的解调装置

    公开(公告)号:CN116743236A

    公开(公告)日:2023-09-12

    申请号:CN202310892920.8

    申请日:2023-07-20

    Abstract: 本发明涉及数字信号处理领域中一种面向高效传输的连续多载波信号的解调装置,包括数字分路模块、多路匹配滤波模块、多路定时同步模块、多路帧头捕获模块、多路解扰解扩模块、多路载波同步模块、多路解映射及译码组包模块和译码模块。本发明面向FPGA高效传输实现,可以扩展支持多种调制扩频编码方式、多速率连续信号的解调,能支持64路甚至更多路的连续多载波解调,且基带解调性能损失不到0.5dB。本发明适用于处理更多用户、更大容量的高通量系统信关站和卫星转发器载荷解调器中。

    截短型高速TPC译码器的FPGA设计方法

    公开(公告)号:CN102932002B

    公开(公告)日:2016-01-20

    申请号:CN201210450436.1

    申请日:2012-11-12

    Abstract: 本发明公开了一种截短型高速TPC译码器的FPGA设计方法,它是基于软输入软输出的Chase II迭代译码算法,该算法的基本思想是认为接收序列中可信值较低的位置出错概率比较大,根据每个码元的可信值,找到最不可靠信息的位置,产生试探序列,从中挑选与接收序列有最小欧氏距的码字即译码输出。设计中选取截短的扩展汉明码,采用并行处理多组数据的方法,优化搜索算法使得在较少迭代次数下较短时间内搜索出欧氏距最小的码字,具有实现复杂度低便于实现,处理信息速率高,能够灵活满足工程需求等优点。

    一种高速无人机遥控组帧方法及装置

    公开(公告)号:CN115562724A

    公开(公告)日:2023-01-03

    申请号:CN202211155143.0

    申请日:2022-09-22

    Abstract: 本发明公开了一种高速无人机遥控组帧方法及装置,应用于地面控制站内无人机控制系统领域,完成多路控制指令的采集、存储及组遥控帧。高速无人机对指令的时效性要求较高。本方法采用一块包含现场可编程门阵列FPGA和数字信号处理器DSP的编码器板卡,DSP给每路控制数据分配3个寄存器数组,根据每个数组的存储状态,有选择的发送数组内的数据,以保证将最新的控制指令发送至无人机。本发明满足在任何时刻均能及时发送无人机控制指令,时延不超过一个遥控帧周期。本发明硬件资源简单,可靠性高,成本低。

    一种宽带卫星通信收发处理模块

    公开(公告)号:CN112615661B

    公开(公告)日:2022-07-01

    申请号:CN202011402916.1

    申请日:2020-12-04

    Abstract: 本发明涉及一种宽带卫星通信收发处理模块,属于卫星通信技术领域。其包括启动存储单元、共享内存单元、应用存储单元、状态监控单元、网口单元、网口交换单元、射频输出单元、时钟单元、射频输入单元、实时缓存单元、SoC片上系统和FPGA;SoC片上系统内部含有两颗嵌入式处理器,分别用于实现IP加速单元和访问控制单元,SoC片上系统的PL可编程逻辑部分用于实现调制单元,FPGA用于实现解调单元。本发明具有集成化程度高、支持多种应用程序存储和动态切换、业务容量可配置、体积小、制造和调试简单、性能稳定可靠、通用性好等特点。

    一种宽带卫星通信收发处理模块

    公开(公告)号:CN112615661A

    公开(公告)日:2021-04-06

    申请号:CN202011402916.1

    申请日:2020-12-04

    Abstract: 本发明涉及一种宽带卫星通信收发处理模块,属于卫星通信技术领域。其包括启动存储单元、共享内存单元、应用存储单元、状态监控单元、网口单元、网口交换单元、射频输出单元、时钟单元、射频输入单元、实时缓存单元、SoC片上系统和FPGA;SoC片上系统内部含有两颗嵌入式处理器,分别用于实现IP加速单元和访问控制单元,SoC片上系统的PL可编程逻辑部分用于实现调制单元,FPGA用于实现解调单元。本发明具有集成化程度高、支持多种应用程序存储和动态切换、业务容量可配置、体积小、制造和调试简单、性能稳定可靠、通用性好等特点。

    一种全数字可配置动态信道分路技术的设计方法

    公开(公告)号:CN102790623B

    公开(公告)日:2014-12-03

    申请号:CN201210231744.5

    申请日:2012-07-05

    Abstract: 本发明公开了一种全数字可配置动态信道分路技术的设计方法,它涉及通信领域中数字信号处理的滤波、抽取以及多点FFT等技术。它通过采用串并结合的结构实现了多相滤波器以及模块化多点FFT,从而完成对多路信号的分路,此实现方法减少了硬件复杂度,且可通过配置参数兼容多种分路路数,路数可扩展至上百路,提高了单个解调器的处理能力及灵活性。本发明具有模块化特点,通过更换不同的FFT模块可灵活调整兼容的分路路数,而整体结构不用调整,具有资源消耗低、可扩展能力强、处理带宽可变、处理分路路数灵活可变等优点,适用于同时处理多路信号的场合,特别适合星状网通信系统中心站。

Patent Agency Ranking