一种光纤陀螺中防止Y波导偏置串扰的调制解调方法

    公开(公告)号:CN115683080B

    公开(公告)日:2025-05-09

    申请号:CN202211314461.7

    申请日:2022-10-24

    Abstract: 本发明公开一种光纤陀螺中防止Y波导偏置串扰的调制解调方法,包括以下步骤;使用的光纤陀螺包括调制装置、解调装置和光电探测器;建立序列发生器,使得序列发生器能够在光纤陀螺中向调制装置和解调装置输入伪随机序列;所述序列发生器向调制装置和解调装置输入伪随机序列的具体方法为:(1)定义相关性函数:(2)采用数字通信中常用的伪随机序列,在序列发生器的FPGA电路中,控制伪随机序列调制解调的响应;(3)进行MATLAB仿真,设置光电探测器的串扰强度比值大于0,获得的结果为平滑无节点的曲线则代表没有出现偏置误差。本发明通过针对性控制的伪随机序列调制解调的偏置方式,有效解决偏置误差的问题。

    一种面向卫星调制解调器的可变速率数据传输装置及方法

    公开(公告)号:CN115296722B

    公开(公告)日:2023-05-02

    申请号:CN202210958316.6

    申请日:2022-08-11

    Abstract: 本发明提供了一种面向卫星调制解调器的可变速率数据传输装置及方法,传输装置包括可变速率数据传输通道适配模块、时钟芯片、分频模块、本地晶振和V.35接口电路;所述可变速率数据传输通道适配模块与V.35接口电路互连;所述时钟芯片分别与本地晶振、分频模块和可变速率数据传输通道适配模块相连;所述分频模块分别与时钟芯片和V.35接口电路相连。传输装置用于与卫星调制解调器进行对接,实现了卫星传输通道处理的功能,提供了可动态调整传输速率的数据接口。传输方法包括业务上行方向处理流程和业务下行方向处理流程,通过上述流程完成光传输设备业务接口到卫星调制解调器V.35接口的数据传输。

    一种利用DCC开销传输以太网数据的装置及方法

    公开(公告)号:CN113840188A

    公开(公告)日:2021-12-24

    申请号:CN202111149075.2

    申请日:2021-09-29

    Abstract: 本发明公开了一种利用DCC开销传输以太网数据的装置及方法,所述装置包括CPU、以太网交换芯片、FPGA、SDH协议芯片和光模块;所述CPU与以太网交换芯片之间通过以太网接口互连,以太网交换芯片与FPGA之间通过以太网接口互连,FPGA与SDH协议芯片之间通过DCC开销接口互连,光模块与SDH协议芯片互连。所述方法包括以太网接收引擎处理流程、HDLC发送引擎处理流程、HDLC接收引擎处理流程、以太网发送引擎处理流程和流量控制处理流程,通过上述流程完成以太网数据的传输。本发明利用FPGA内部的块RAM资源实现数据缓存和地址缓存,无需FPGA外接存储器即可满足系统设计要求,相对传统方法,减少了硬件面积,减少了硬件开销,降低了系统设计复杂度。

    一种基于FPGA普通差分IO透明传输SDH总线数据的方法

    公开(公告)号:CN110995390A

    公开(公告)日:2020-04-10

    申请号:CN201911335731.0

    申请日:2019-12-23

    Abstract: 本发明公开了一种基于FPGA普通差分IO透明传输SDH总线数据的方法,利用2对FPGA差分IO管脚,采用SDR技术对1路或采用DDR技术对2路实现总线数据的双向传输,通过可编程器件FPGA与TelecomBus总线接口、200MHz时钟相连接,FPGA的差分IO通过连接器或者直接与另一片FPGA的差分IO相连接,该方法利用FPGA普通差分IO引脚多,且差分信号抗干扰强的特点,解决了传统SDH设备内部各个功能芯片之间互联总线管脚数量多、PCB走线困难、容易串扰且不利于扩展的缺点,且支持信道测试及环回功能,便于调试。

    一种基于FPGA的万兆以太网接口扩展装置及方法

    公开(公告)号:CN117395215A

    公开(公告)日:2024-01-12

    申请号:CN202311137422.9

    申请日:2023-09-05

    Abstract: 本发明涉及以太网技术领域,具体涉及一种基于FPGA的万兆以太网接口扩展装置及方法,包括以太网交换芯片、FPGA和PHY芯片,以太网交换芯片与FPGA之间通过万兆以太网接口互连;PHY芯片与FPGA之间通过SGMII接口互连,该装置利用vlan标签对多个通道的以太网数据帧进行标识,单个万兆以太网链路可扩展成多个10M/100M/1000M以太网虚拟通道,可将单个万兆以太网接口扩展至多个10M/100M/1000M以太网接口,可满足大规模的以太网业务接入需求;对于单个万兆以太网接口,FPGA只存在一组收发双向的高速串行信号与以太网交换芯片进行连接,从而大大减少了核心交换板与以太网接入板之间的板间连接信号数量,降低了硬件设计难度,增加了可接入的以太网接口数量。

    一种面向多信息源的FPGA与CPU数据同步装置及方法

    公开(公告)号:CN113778684A

    公开(公告)日:2021-12-10

    申请号:CN202111077137.3

    申请日:2021-09-15

    Abstract: 本发明公开了一种面向多信息源的FPGA与CPU数据同步装置及方法,所述装置包括FPGA单元和CPU,FPGA单元与CPU之间通过通信总线进行数据交互,FPGA单元的某一IO管脚与CPU的中断专用管脚相连;FPGA单元包括n个数据缓存区、变更判决模块、变更标志区间定时汇聚模块、中断清除逻辑、中断寄存计数器、中断屏蔽逻辑、中断信号产生模块和总线接口逻辑;总线接口用于实现与CPU进行数据交互的功能,一方面,数据缓存区的数据通过总线接口上报给CPU,另一方面,CPU的命令也可以通过总线接口下发给FPGA。本发明同步方法相对传统方法,减少了CPU的中断管脚数量,减少了中断信号产生的次数,提高了CPU的效率,确保中断信号不丢失,进而保证了数据的完整性。

    一种基于FPGA的透明传输SDH总线数据的方法

    公开(公告)号:CN110995390B

    公开(公告)日:2020-10-30

    申请号:CN201911335731.0

    申请日:2019-12-23

    Abstract: 本发明公开了一种基于FPGA的透明传输SDH总线数据的方法,该方法利用2对FPGA差分IO管脚,采用SDR技术实现对1路总线数据的双向传输或采用DDR技术实现对2路总线数据的双向传输,通过可编程器件FPGA与TelecomBus总线接口、200MHz时钟相连接,FPGA的差分IO通过连接器或者直接与另一片FPGA的差分IO相连接,该方法利用FPGA普通差分IO引脚多,且差分信号抗干扰强的特点,解决了传统SDH设备内部各个功能芯片之间互联总线管脚数量多、PCB走线困难、容易串扰且不利于扩展的缺点,且支持信道测试及环回功能,便于调试。

    光通信网中设备的状态收集和远端控制的方法

    公开(公告)号:CN104243204B

    公开(公告)日:2017-10-27

    申请号:CN201410444984.2

    申请日:2014-09-03

    Abstract: 本发明的光通信网中设备的状态收集和远端控制的方法,包括由CPU运行路由协议,进行路由信息的维护,通过路由表查找出通信网中其它的设备,发送远程控制命令和定时查询其它设备的状态信息,其使用FPGA作为协处理器,把远程控制数据分成两部分:需要定时上报或查询的数据和普通的查询和控制数据,把需要定时上报或查询的数据随路由信息一起打包进行传输,只在相邻的设备之间进行交互,其它数据作为远程控制数据由FPGA进行转发;CPU读取FPGA中路由表,实现远端设备状态的收集。本发明还涉及实现上述方法的装置。由于路由数据和远程控制数据在光通道中使用独立的子通道进行传输,可避免两种数据相互阻塞,降低CPU的工作量。

    基于FPGA的多业务高速光纤传输系统

    公开(公告)号:CN106850288A

    公开(公告)日:2017-06-13

    申请号:CN201710051433.3

    申请日:2017-01-20

    Abstract: 一种基于FPGA的多业务高速光纤传输系统,包括业务适配模块、总线传输模块、总线交叉模块和光收发模块和网管控制模块,业务适配模块、总线传输模块、总线交叉模块和光收发模块依次通过双向传输信号连接并分别和网管控制模块通过双向传输信号连接,网管控制模块由CPU通过SPI对所述业务板适配模块的配置和状态信息以及所述总线交叉模块的交叉信息及状态和光通道状态进行配置和监控,同时进行远端设备的远程控制。采用本发明的技术方案可以传输高速数据,需要传输的业务可根据需要进行网管进行交叉配置,能够传输12Gbps的高速ADC数据,可使高速ADC数据在远端采集后通过光纤传输到中心站点进行处理,简化终端的复杂度和可靠性。

Patent Agency Ranking