公开(公告)号：CN107229571B

公开(公告)日：2020-07-28

申请号：CN201710427757.2

申请日：2017-06-08

Applicant: 中国电子信息产业集团有限公司第六研究所 ,  中电智能科技有限公司

Inventor： 马保全 ,  黄兵 ,  刘云龙 ,  张彪 ,  燕玮 ,  王毅璇 ,  杨赵鹏 ,  徐宁 ,  朱长江

IPC: G06F12/06

Abstract: 本发明提供一种EtherCAT从站中FMMU的控制方法及系统。所述方法包括：获取开始字节比特个数计数器的初始值、字节个数计数器的初始值和结束字节比特个数计数器的初始值；根据开始字节比特个数计数器的初始值、字节个数计数器的初始值和结束字节比特个数计数器的初始值分别对开始字节比特个数计数、字节个数计数和结束字节比特个数计数；根据开始字节比特个数、字节个数和结束字节比特个数确定映射激活信号，以使FMMU能够根据映射激活信号得出偏移地址并实现逻辑地址与从站物理地址间的按位映射。本发明能够实现FMMU的快速读写操作，同时还能够减少硬件资源的消耗。

公开(公告)号：CN106130583B

公开(公告)日：2018-09-28

申请号：CN201510967475.2

申请日：2015-12-21

Applicant: 中国电子信息产业集团有限公司第六研究所

Inventor： 王永利 ,  张雷 ,  杨赵鹏 ,  姜洪朝

IPC: H04L27/06 ,  H04B1/26

Abstract: 本发明涉及一种基于FPGA的数字中频信号解调方法，包括以下步骤：步骤1，通过双通道1090ES接收模块输出模拟中频信号；步骤2，将1090ES ADS‑B模拟中频信号转换为数字信号；步骤3，在FPGA中实现数字中频信号解调；步骤4、采用适于中频ADS‑B信号的数字正交解调算法。本发明所述基于FPGA的数字中频信号解调方法的优越效果在于，所述解调方法能够从70MHz ADS‑B数字已调制信号中解调出ADS‑B数字基带信号。

公开(公告)号：CN107229571A

公开(公告)日：2017-10-03

申请号：CN201710427757.2

申请日：2017-06-08

Applicant: 中国电子信息产业集团有限公司第六研究所

Inventor： 马保全 ,  黄兵 ,  刘云龙 ,  张彪 ,  燕玮 ,  王毅璇 ,  杨赵鹏 ,  徐宁 ,  朱长江

IPC: G06F12/06

Abstract: 本发明提供一种EtherCAT从站中FMMU的控制方法及系统。所述方法包括：获取开始字节比特个数计数器的初始值、字节个数计数器的初始值和结束字节比特个数计数器的初始值；根据开始字节比特个数计数器的初始值、字节个数计数器的初始值和结束字节比特个数计数器的初始值分别对开始字节比特个数计数、字节个数计数和结束字节比特个数计数；根据开始字节比特个数、字节个数和结束字节比特个数确定映射激活信号，以使FMMU能够根据映射激活信号得出偏移地址并实现逻辑地址与从站物理地址间的按位映射。本发明能够实现FMMU的快速读写操作，同时还能够减少硬件资源的消耗。

公开(公告)号：CN106130583A

公开(公告)日：2016-11-16

申请号：CN201510967475.2

申请日：2015-12-21

Applicant: 中国电子信息产业集团有限公司第六研究所

Inventor： 王永利 ,  张雷 ,  杨赵鹏 ,  姜洪朝

IPC: H04B1/26 ,  H04L27/06

CPC classification number: H04B1/26 ,  H04L27/063

Abstract: 本发明涉及一种基于FPGA的数字中频信号解调方法，包括以下步骤：步骤1，通过双通道1090ES接收模块输出模拟中频信号；步骤2，将1090ES ADS‑B模拟中频信号转换为数字信号；步骤3，在FPGA中实现数字中频信号解调；步骤4、采用适于中频ADS‑B信号的数字正交解调算法。本发明所述基于FPGA的数字中频信号解调方法的优越效果在于，所述解调方法能够从70MHz ADS‑B数字已调制信号中解调出ADS‑B数字基带信号。