-
公开(公告)号：CN118473850A
公开(公告)日：2024-08-09
申请号：CN202410567586.3
申请日：2024-05-09
Applicant: 中国人民解放军海军工程大学
Abstract: 本发明采用的技术方案是：一种用于电力电子星形分布式控制的高速串行通信方法，包括以下步骤：对待传输的数据编码，以标识数据的优先级；所述待传输的数据中紧急事件数据优先级最高；数据传输过程中，当优先级最高的数据到来时，将其插入至正在传输的数据包字符边界处，在下一个时钟周期立刻传输；将接收到的数据进行时序恢复后，进行解码。本发明能够保证紧急事件数据的低延时传输和周期性输入输出数据的高同步精度，能够减少系统中复杂连接线的同时也能提高通信系统的可靠性。
-
公开(公告)号：CN113872608B
公开(公告)日：2022-03-25
申请号：CN202111453128.X
申请日：2021-12-01
Applicant: 中国人民解放军海军工程大学
Abstract: 本发明提供了一种基于Xilinx FPGA原语的Wallace树压缩器，由树型压缩结构和最终求和单元组成；树型压缩结构将多个二进制数压缩至两或者三个输出，求和模块将压缩结果相加输出最终结果。所述树型压缩结构以4:2压缩器为基本压缩单元，必要时配合以3:2压缩器。所述4:2压缩器的bit级结构包括LUT6‑2模块、第一muxcy模块与第一xorcy模块各一个，由Xilinx FPGA原语调用；LUT6‑2模块被配置为两个共输入且独立输出的LUT5，可以实现两个独立的二进制函数；第一muxcy模块与第一xorcy模块为CLB中的专用进位逻辑资源，两者被配置成一个3:2压缩器。按相同的思路设计了一种3:1压缩器作为Wallace树的最终求和单元。本发明用于实现多操作数加减法操作，不仅极大地提高了硬件资源的利用率，还减小了Wallace树的整体延迟与功耗。
-
公开(公告)号：CN120068481A
公开(公告)日：2025-05-30
申请号：CN202510558943.4
申请日：2025-04-30
Applicant: 中国人民解放军海军工程大学
Abstract: 本发明提供基于微动量的电路方程实时求解方法、系统、设备及介质，基于“微变不动”思想，根据实际电力电子系统开关众多、各开关影响权重不一、单一开关影响力随系统开关数目增加而快速下降的特点，分析开关切换对电路方程及其解的影响，最大仿真步数和最大容许误差可以进行设置，通过最大仿真步数和最大容许误差建立精度与速度的关系，从而得到精度与速度选择的标准，使得电路方程求解算法的求解精度与求解速度协调可控。
-
公开(公告)号：CN112379981A
公开(公告)日：2021-02-19
申请号：CN202011260181.3
申请日：2020-11-12
Applicant: 中国人民解放军海军工程大学
Abstract: 本发明提供了一种面向分布式实时仿真任务的无锁同步方法，其特征在于包括以下步骤：主任务和其对应的每个从任务分别组成一对主从任务；主任务通过访问高精度时钟源获取精确时间以控制仿真步长；初始化所有主任务和从任务；启动所有任务，所有主从任务在开始时间进入循环同步，每一对主从任务中的主任务和从任务同步执行。本发明的目的就是针对现有技术的缺陷，提供一种面向分布式实时仿真任务的无锁同步方法，解决目前高性能实时仿真系统中仿真任务同步资源开销大和仿真步长大等问题。
-
Patent Agency Ranking
公开(公告)号：CN117555846A
公开(公告)日：2024-02-13
申请号：CN202311536440.4
申请日：2023-11-17
Applicant: 中国人民解放军海军工程大学
IPC: G06F15/163 , G06F15/78 , G06F13/28 , G06F13/42
Abstract: 本发明采用的技术方案是：一种基于描述符的通用实时仿真系统数据传输系统，包括通过PCIE总线进行数据交互的实时仿真系统CPU数据处理模块和实时仿真系统FPGA数据处理模块；所述实时仿真系统CPU数据处理模块支持PIO读写操作，实现对所述FPGA数据处理模块内部子模块的寄存器读写，包括C2F和F2C描述符信息；还支持DMA数据的读写操作，实现实时仿真系统CPU数据处理模块和实时仿真系统FPGA数据处理模块之间DMA数据的接收和发送处理；还用于获取DMA写内存数据的最后一个时间戳计数值，用于判断一次DMA写内存数据是否完成。本发明优化数据传输机制，达到降低传输缓存和中断引入时延的目的。
-
公开(公告)号：CN117540680A
公开(公告)日：2024-02-09
申请号：CN202311536467.3
申请日：2023-11-17
Applicant: 中国人民解放军海军工程大学
IPC: G06F30/367 , H02M7/487 , H02M7/5387
Abstract: 本发明采用的技术方案是：一种二极管钳位型三电平逆变器建模方法，包括以下步骤：建立二极管钳位型三电平逆变器桥臂的开关器件全状态输入输出的映射表；所述映射表用与表征所有可能的开关状态组合与桥臂电压、上桥臂电流、下桥臂电流的一一映射关系；基于映射表，明确开关器件全关状态下续流条件机理作为映射关系，进而生成仿真模型；根据目标电路配置中三电平逆变器桥臂数量；根据控制信号对开关器件通断时刻进行排序；基于仿真模型，利用时间平均法，根据控制信号及排序结果对目标电路中三电平逆变器桥臂进行求解，得到上桥臂电流、下桥臂电流和输出电压。本发明既不影响电路的求解，又能处理异步事件对精度的影响。
-
公开(公告)号：CN112379981B
公开(公告)日：2024-08-16
申请号：CN202011260181.3
申请日：2020-11-12
Applicant: 中国人民解放军海军工程大学
Abstract: 本发明提供了一种面向分布式实时仿真任务的无锁同步方法，其特征在于包括以下步骤：主任务和其对应的每个从任务分别组成一对主从任务；主任务通过访问高精度时钟源获取精确时间以控制仿真步长；初始化所有主任务和从任务；启动所有任务，所有主从任务在开始时间进入循环同步，每一对主从任务中的主任务和从任务同步执行。本发明的目的就是针对现有技术的缺陷，提供一种面向分布式实时仿真任务的无锁同步方法，解决目前高性能实时仿真系统中仿真任务同步资源开销大和仿真步长大等问题。
-
公开(公告)号：CN117555513A
公开(公告)日：2024-02-13
申请号：CN202311536452.7
申请日：2023-11-17
Applicant: 中国人民解放军海军工程大学
Abstract: 本发明采用的技术方案是：一种基于分段查表法的FPGA浮点数乘积解算方法，包括以下步骤：将乘数和被乘数的符号位进行异或计算，得到乘积的符号位；将乘数和被乘数的指数位进行加减计算，得到乘积的指数位；将乘数和被乘数的尾数进行分段，并将乘数分段和被乘数分段进行组合，将组合后的结果通过查找表得到分段部分积；将分段部分积重新排列，形成新的部分积；通过Wallace树对部分积进行压缩求解，得到乘积的尾数。本发明适用于DSP资源受限的场景，能够在不损失计算速度的情况上降低LUT实现浮点乘法运算的消耗。
-
公开(公告)号：CN113872608A
公开(公告)日：2021-12-31
申请号：CN202111453128.X
申请日：2021-12-01
Applicant: 中国人民解放军海军工程大学
Abstract: 本发明提供了一种基于Xilinx FPGA原语的Wallace树压缩器，由树型压缩结构和最终求和单元组成；树型压缩结构将多个二进制数压缩至两或者三个输出，求和模块将压缩结果相加输出最终结果。所述树型压缩结构以4:2压缩器为基本压缩单元，必要时配合以3:2压缩器。所述4:2压缩器的bit级结构包括LUT6‑2模块、第一muxcy模块与第一xorcy模块各一个，由Xilinx FPGA原语调用；LUT6‑2模块被配置为两个共输入且独立输出的LUT5，可以实现两个独立的二进制函数；第一muxcy模块与第一xorcy模块为CLB中的专用进位逻辑资源，两者被配置成一个3:2压缩器。按相同的思路设计了一种3:1压缩器作为Wallace树的最终求和单元。本发明用于实现多操作数加减法操作，不仅极大地提高了硬件资源的利用率，还减小了Wallace树的整体延迟与功耗。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.03 seconds)
