公开(公告)号：CN118485111A

公开(公告)日：2024-08-13

申请号：CN202410618901.0

申请日：2024-05-17

Applicant: 中国人民解放军国防科技大学

Inventor： 王义楠 ,  陈长林 ,  吴家栋 ,  卢伦 ,  李清江 ,  李智炜 ,  宋兵 ,  徐晖 ,  刁节涛 ,  于红旗 ,  刘海军 ,  刘森 ,  王玺 ,  王伟 ,  曹荣荣 ,  孙毅 ,  李楠 ,  步凯 ,  孙振源

IPC: G06N3/0464 ,  G06N3/049 ,  G06N3/063

Abstract: 本申请涉及脉冲神经网络的卷积资源调度装置、方法和设备，通过针对残差SNN网络中的脉冲残差模块之一核心模块，在FPGA芯片上进行硬件实现并加速，配合片外的DDR内存设计了新的脉冲神经网络的卷积资源调度装置整体实现方案，结合SNN多时间步计算的特点，设计了一次性缓存单个时间步图像，按通道分批复用计算资源来完成宽通道卷积计算的技术手段，来克服SNN网络算法中卷积通道数过大的问题，减少了从DDR读取权重的次数并确保脉冲残差模块中流水计算畅通，使得残差SNN网络中的脉冲残差模块的数据计算速度得到显著提升，而功耗大幅降低，大幅提高了数据处理加速性能。

公开(公告)号：CN118333109A

公开(公告)日：2024-07-12

申请号：CN202410618904.4

申请日：2024-05-17

Applicant: 中国人民解放军国防科技大学

Inventor： 王义楠 ,  李智炜 ,  吴家栋 ,  卢伦 ,  陈长林 ,  李清江 ,  徐晖 ,  刁节涛 ,  于红旗 ,  刘海军 ,  刘森 ,  宋兵 ,  王玺 ,  王伟 ,  曹荣荣 ,  孙毅 ,  李楠 ,  步凯 ,  孙振源

IPC: G06N3/0464 ,  G06N3/049 ,  G06N3/063

Abstract: 本申请涉及残差SNN硬件加速器和方法，通过针对残差SNN网络中的核心模块，即脉冲残差模块在FPGA芯片上进行硬件实现并加速，配合片外的DDR内存设计了新的残差SNN硬件加速器整体实现方案，结合SNN多时间步计算的特点，设计了多个时间步下图像逐行输入与计算的技术手段，来克服SNN网络算法中特征图尺寸过大，难以将特征图与SNN的神经元状态全部缓存于片上的现实问题，大幅提高了数据处理加速性能。