-
公开(公告)号：CN106020772B
公开(公告)日：2018-03-27
申请号：CN201610316427.1
申请日：2016-05-13
Applicant: 中国人民解放军信息工程大学 , 中国南方电网有限责任公司电网技术研究中心 , 南方电网科学研究院有限责任公司
IPC: G06F9/30
Abstract: 本发明涉及一种异构系统中基于数据表精简技术的超越函数访存优化方法，首先采用MathDataReduce算法压缩数学函数数据表；然后采用立即数寻址方式将数据写入指令中；通过分支跳转指令获取写入的数据，消除函数实现中的访存操作。本发明在运算控制核心和运算核心相结合的异构众核高性能计算机系统中，对基础数学库中采用多项式和查表相结合算法实现的超越函数使用数据表精简技术实现访存优化，减少写入数据的指令与分支判断跳转指令数目，降低增加指令数目对数学函数的性能影响，有效提升数学函数的性能。
-
公开(公告)号：CN106020773B
公开(公告)日：2018-09-18
申请号：CN201610320899.4
申请日：2016-05-13
Applicant: 中国人民解放军信息工程大学 , 中国南方电网有限责任公司电网技术研究中心 , 南方电网科学研究院有限责任公司
Abstract: 本发明属于高性能计算技术领域，具体的涉及一种异构众核架构中有限差分算法的优化方法，在基于众核加速器(MIC)与多核通用处理器(CPU)相结合的混合异构高性能计算机系统中，对有限差分算法使用三步递进优化法进行优化：主要包括基本优化法、并行优化法和异构协同优化法。本发明的有益效果是：应用三步递进优化法解决有限差分算法从多核系统到异构众核系统时由跨越式访存、可并行执行绪不足带来的计算性能低、并行效果差的问题，是一种具有高效性、可扩展性的优化方法，通过分支消除、循环展开、不变量外提等基本优化法削减计算强度并为向量化扫除障碍；通过分析数据依赖，循环分块，使用向量指令集改写核心算法等并行优化法，充分利用众核处理器多线程、长向量的机制。
-
公开(公告)号：CN106020772A
公开(公告)日：2016-10-12
申请号：CN201610316427.1
申请日：2016-05-13
Applicant: 中国人民解放军信息工程大学 , 中国南方电网有限责任公司电网技术研究中心 , 南方电网科学研究院有限责任公司
IPC: G06F9/30
Abstract: 本发明涉及一种异构系统中基于数据表精简技术的超越函数访存优化方法，首先采用MathDataReduce算法压缩数学函数数据表；然后采用立即数寻址方式将数据写入指令中；通过分支跳转指令获取写入的数据，消除函数实现中的访存操作。本发明在运算控制核心和运算核心相结合的异构众核高性能计算机系统中，对基础数学库中采用多项式和查表相结合算法实现的超越函数使用数据表精简技术实现访存优化，减少写入数据的指令与分支判断跳转指令数目，降低增加指令数目对数学函数的性能影响，有效提升数学函数的性能。
-
Patent Agency Ranking
公开(公告)号：CN106020773A
公开(公告)日：2016-10-12
申请号：CN201610320899.4
申请日：2016-05-13
Applicant: 中国人民解放军信息工程大学 , 中国南方电网有限责任公司电网技术研究中心 , 南方电网科学研究院有限责任公司
Abstract: 本发明属于高性能计算技术领域，具体的涉及一种异构众核架构中有限差分算法的优化方法，在基于众核加速器(MIC)与多核通用处理器(CPU)相结合的混合异构高性能计算机系统中，对有限差分算法使用三步递进优化法进行优化：主要包括基本优化法、并行优化法和异构协同优化法。本发明的有益效果是：应用三步递进优化法解决有限差分算法从多核系统到异构众核系统时由跨越式访存、可并行执行绪不足带来的计算性能低、并行效果差的问题，是一种具有高效性、可扩展性的优化方法，通过分支消除、循环展开、不变量外提等基本优化法削减计算强度并为向量化扫除障碍；通过分析数据依赖，循环分块，使用向量指令集改写核心算法等并行优化法，充分利用众核处理器多线程、长向量的机制。
-
公开(公告)号：CN106383961B
公开(公告)日：2019-07-19
申请号：CN201610863835.9
申请日：2016-09-29
Applicant: 中国南方电网有限责任公司电网技术研究中心 , 南方电网科学研究院有限责任公司
Abstract: 本发明涉及一种CPU+MIC异构平台下的大涡模拟算法优化处理方法，首先，进行核心分析改进，根据获取的各个调用函数的比重，对程序中的核心代码进行优化修改；CPU端，进行循环嵌套优化，对循环中的动态数组进行私有化处理，并进行核心循环并行化处理；MIC端，进行循环嵌套优化，挖掘程序中的指令级并行；以及异构协同，通过数据传输和负载均衡处理，完成CPU+MIC协同优化处理。本发明实现3D线性大涡模拟程序在异构平台的移植，有效提升程序的运行效率和执行性能，相对原始代码，优化后的程序在异构平台上获得24X加速效。
-
公开(公告)号：CN106383961A
公开(公告)日：2017-02-08
申请号：CN201610863835.9
申请日：2016-09-29
Applicant: 中国南方电网有限责任公司电网技术研究中心 , 南方电网科学研究院有限责任公司
CPC classification number: G06F17/5009 , G06F9/5027 , G06F2217/08
Abstract: 本发明涉及一种CPU+MIC异构平台下的大涡模拟算法优化处理方法，首先，进行核心分析改进，根据获取的各个调用函数的比重，对程序中的核心代码进行优化修改；CPU端，进行循环嵌套优化，对循环中的动态数组进行私有化处理，并进行核心循环并行化处理；MIC端，进行循环嵌套优化，挖掘程序中的指令级并行；以及异构协同，通过数据传输和负载均衡处理，完成CPU+MIC协同优化处理。本发明实现3D线性大涡模拟程序在异构平台的移植，有效提升程序的运行效率和执行性能，相对原始代码，优化后的程序在异构平台上获得24X加速效。
-
公开(公告)号：CN102541804B
公开(公告)日：2014-04-02
申请号：CN201110441066.0
申请日：2011-12-26
Applicant: 中国人民解放军信息工程大学 , 上海红神信息技术有限公司
IPC: G06F15/163 , G06T1/00
Abstract: 本发明涉及计算机通信技术领域异构系统中的GPU硬件配置管理问题，特别是涉及一种异构系统中多GPU互连体系结构。一种异构系统中多GPU互连体系结构，在基于多众核加速器与多核通用处理器相结合的混合异构的高性能计算机系统中，多块多众核加速器以及多块众核加速器与多核通用处理器之间采用基于PCI-E总线的多端口交换芯片进行多级互联，构成对外接口可重构的多级交换结构。本发明异构系统中多GPU互连体系结构，应用PCI-E交换芯片解决了现有异构系统中多GPU、GPU和CPU高速互连问题，是一种具有灵活性、可扩展性硬件体系结构，支持可扩展性、接口灵活性，实现了透明传输，内存共享。
-
公开(公告)号：CN102541804A
公开(公告)日：2012-07-04
申请号：CN201110441066.0
申请日：2011-12-26
Applicant: 中国人民解放军信息工程大学 , 上海红神信息技术有限公司
IPC: G06F15/163 , G06T1/00
Abstract: 本发明涉及计算机通信技术领域异构系统中的GPU硬件配置管理问题，特别是涉及一种异构系统中多GPU互连体系结构。一种异构系统中多GPU互连体系结构，在基于多众核加速器与多核通用处理器相结合的混合异构的高性能计算机系统中，多块多众核加速器以及多块众核加速器与多核通用处理器之间采用基于PCI-E总线的多端口交换芯片进行多级互联，构成对外接口可重构的多级交换结构。本发明异构系统中多GPU互连体系结构，应用PCI-E交换芯片解决了现有异构系统中多GPU、GPU和CPU高速互连问题，是一种具有灵活性、可扩展性硬件体系结构，支持可扩展性、接口灵活性，实现了透明传输，内存共享。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.073 seconds)
