一种IC卡鉴别系统及读卡设备

    公开(公告)号:CN106600280A

    公开(公告)日:2017-04-26

    申请号:CN201611146019.2

    申请日:2016-12-13

    CPC classification number: G06Q20/409 G06K7/10257

    Abstract: 本申请公开了一种IC卡鉴别系统及读卡设备,其中,所述IC卡鉴别系统包括:监测模块和识别模块;其中,所述监测模块用于获取IC卡向所述读卡设备发送的通信信息,并将所述通信信息中的交易信息转换为数字形式的交易信息发送给所述识别模块;所述识别模块用于将所述数字形式的交易信息与预设数据库中的假卡特征进行比对,当比对一致时判定所述IC卡为假卡。所述IC卡鉴别系统实现了对IC卡的真伪鉴别的目的,从而实现遏制假IC卡在市场上的泛滥、降低读卡设备方的经济损失以及维护IC卡市场交易秩序的目的。

    ASIC融合网络设备的一种动态功能支持方法及系统

    公开(公告)号:CN101420371B

    公开(公告)日:2010-12-01

    申请号:CN200810022952.8

    申请日:2008-07-03

    Abstract: 本发明涉及一种ASIC融合网络设备的一种动态功能支持方法及系统,包括主要由融合ASIC模块(120)和交换模块(130)、软件功能模块(160)和数据总线(150)组成基本的ASIC架构融合模式网络设备,其中融合ASIC模块(120)和交换模块(130)为硬件层面,软件功能模块(160)为软件层面,其特征在于:在所述基本ASIC架构融合模式网络设备的基础上,在软件层面新增动态协同控制模块(170),在硬件层面新增动态协同模块(110)和动态协同策略表模块(140)。采用本发明方法,可对ASIC架构的“融合”模式接入网设备进行低成本、低复杂度改造,使其能够在保持原有性能优势的基础上,动态支持新的功能,同时能够为通信双方动态的提供各个级别的监控和过滤,大大提高了设备的功能扩展性和灵活性。

    三级交换系统及其调度方法

    公开(公告)号:CN101631070A

    公开(公告)日:2010-01-20

    申请号:CN200810132465.7

    申请日:2008-07-16

    Abstract: 本发明公开了三级交换系统包括:输入缓存级,用于按照目的段口号分类缓存、管理输入数据分组;输入交换级,用于将所述输入缓存级输入的数据分组进行输入交换,输出至中间交换级;中间交换级,用于将所述输入交换级的输入交换后的数据分组进行中间交换,输出至输出交换级;输出交换级,用于将所述中间交换级的中间交换后的数据分组进行输出交换,输出至输出缓存级;输出缓存级,用于将所述输出交换级的输出的数据分组,进行输出。本发明提供一种三级交换系统及调度方法,用于适应路由器对于端口扩展的需求。

    ASIC融合网络设备的一种动态功能支持方法及系统

    公开(公告)号:CN101420371A

    公开(公告)日:2009-04-29

    申请号:CN200810022952.8

    申请日:2008-07-03

    Abstract: 本发明涉及一种ASIC融合网络设备的一种动态功能支持方法及系统,包括主要由融合ASIC模块(120)和交换模块(130)、软件功能模块(160)和数据总线(150)组成基本的ASIC架构融合模式网络设备,其中融合ASIC模块(120)和交换模块(130)为硬件层面,软件功能模块(160)为软件层面,其特征在于:在所述基本ASIC架构融合模式网络设备的基础上,在软件层面新增动态协同控制模块(170),在硬件层面新增动态协同模块(110)和动态协同策略表模块(140)。采用本发明方法,可对ASIC架构的“融合”模式接入网设备进行低成本、低复杂度改造,使其能够在保持原有性能优势的基础上,动态支持新的功能,同时能够为通信双方动态的提供各个级别的监控和过滤,大大提高了设备的功能扩展性和灵活性。

    融合多层并行处理的网络接入设备一体化硬件实现方法

    公开(公告)号:CN101321163B

    公开(公告)日:2010-12-29

    申请号:CN200810022951.3

    申请日:2008-07-03

    Abstract: 本发明涉及一种融合多层并行处理的网络接入设备一体化硬件实现方法,包括合路输入、分层预处理、分层结果融合和分路输出四个处理模块,合路输入模块将接入设备多个端口输入的数据包进行合路,然后单路输入至分层预处理模块;分层预处理模块将输入数据包按照TCP/IP网络五层协议模型的包结构进行解包操作,包分解后所得的各个字段按照所属层次被对应的2层、3层、3-4层和5层预处理通道取走;分层结果融合模块接收上述4通道分层并行预处理的处理结果,对所有通道的预处理结果进行融合;分路输出模块将输入的数据包按照其目的输出接口进行分路,并将该包输出到对应的出口上。本发明提供了一种支持二层交换、三层路由和多层次网络安全功能的一体化电路实现方法。

    融合多层并行处理的网络接入设备一体化硬件实现方法

    公开(公告)号:CN101321163A

    公开(公告)日:2008-12-10

    申请号:CN200810022951.3

    申请日:2008-07-03

    Abstract: 本发明涉及一种融合多层并行处理的网络接入设备一体化硬件实现方法,包括合路输入、分层预处理、分层结果融合和分路输出四个处理模块,合路输入模块将接入设备多个端口输入的数据包进行合路,然后单路输入至分层预处理模块;分层预处理模块将输入数据包按照TCP/IP网络五层协议模型的包结构进行解包操作,包分解后所得的各个字段按照所属层次被对应的2层、3层、3-4层和5层预处理通道取走;分层结果融合模块接收上述4通道分层并行预处理的处理结果,对所有通道的预处理结果进行融合;分路输出模块将输入的数据包按照其目的输出接口进行分路,并将该包输出到对应的出口上。本发明提供了一种支持二层交换、三层路由和多层次网络安全功能的一体化电路实现方法。

    基于TCAM序偶的TCP序列号检查硬件实现方法

    公开(公告)号:CN101321162B

    公开(公告)日:2010-12-29

    申请号:CN200810022950.9

    申请日:2008-07-03

    Abstract: 本发明涉及一种基于TCAM序偶的TCP序列号检查硬件实现方法,其特征在于所述方法是利用TCAM来存储需要进行序列号检查的TCP连接的标识信息,又称查表关键字,每一个查表关键字可唯一标识一个TCP连接;利用SRAM存储每一个进行序列号检查的TCP连接的序列号检查信息,TCAM和SRAM串行连接,TCAM中配置查表关键字表,每个TCP连接有正向、反向两个查表关键字表项,这两个表项组成序偶对,每个查表关键字包括确定一个TCP连接的五元组信息,SRAM配置序列号检查信息表,包括序列号、ACK序列号、数据包长度、窗口长度、FIN标志位和删除标志位,每个SRAM表项与TCAM表项一一对应。本发明只需一次存取即可实现序列号检查,大大加快了处理速度,也降低了实现难度。

Patent Agency Ranking