检错比特并行脉动阵列移位多项式基乘法器及其构造方法

    公开(公告)号:CN101968732B

    公开(公告)日:2012-12-19

    申请号:CN201010501073.0

    申请日:2010-10-09

    Abstract: 本发明涉及信息安全技术中的一种乘法器结构,特别是涉及一种具备检错能力的比特并行脉动阵列移位多项式基乘法器。该乘法器针对一类被国际标准广泛采纳的有限域——不可约三项式定义的域GF(2m)设计,其设计原理清晰,结构规则化模块化,适合大规模集成电路设计,且因该设计采用脉动阵列结构,适合连续乘法计算,计算效率非常高。另外,借助汉明编码理论,在低开销的代价下乘法器引入并行检错功能,能够较大程度上保证计算结果的正确性,进而能够有效抵抗故障分析攻击,为密码体制的实现提供更可靠的安全保证。

    检错比特并行脉动阵列移位多项式基乘法器

    公开(公告)号:CN101968732A

    公开(公告)日:2011-02-09

    申请号:CN201010501073.0

    申请日:2010-10-09

    Abstract: 本发明涉及信息安全技术中的一种乘法器结构,特别是涉及一种具备检错能力的比特并行脉动阵列移位多项式基乘法器。该乘法器针对一类被国际标准广泛采纳的有限域——不可约三项式定义的域GF(2m)设计,其设计原理清晰,结构规则化模块化,适合大规模集成电路设计,且因该设计采用脉动阵列结构,适合连续乘法计算,计算效率非常高。另外,借助汉明编码理论,在低开销的代价下乘法器引入并行检错功能,能够较大程度上保证计算结果的正确性,进而能够有效抵抗故障分析攻击,为密码体制的实现提供更可靠的安全保证。

Patent Agency Ranking