-
公开(公告)号：CN106066661A
公开(公告)日：2016-11-02
申请号：CN201610543567.2
申请日：2016-07-12
Applicant: 中南大学
IPC: G06F1/08
CPC classification number: G06F1/08
Abstract: 本发明涉及集成电路领域，特别是涉及超大规模集成电路(VLSI)领域的设计方法。一种易于实现的SOC内置高精度RC Oscillator的校准系统，其特征在于：包括片外基准，以及通过复用IO连接的集成电路，所述的集成电路包括片内时钟校准逻辑，片内时钟校准逻辑与复用IO连接，所述的片内时钟校准逻辑与片内RC振荡电路连接，片内RC振荡电路连接有复用输出端，所述片内RC振荡电路和复用输出端之间反馈信号给片内时钟校准逻辑，所述的片内时钟校准逻辑还连接有片内FLASH。本发明提出一种易于实现的、高效的、低成本的、可靠的方法，实现高精度的Oscillator的校准。
-
Patent Agency Ranking
公开(公告)号：CN106201950A
公开(公告)日：2016-12-07
申请号：CN201610537389.2
申请日：2016-07-08
Applicant: 中南大学
IPC: G06F13/38
CPC classification number: G06F13/385
Abstract: 本发明涉及一种SOC异步时钟域信号接口的方法，涉及超大规模集成电路(VLSI)领域的设计方法；包括时钟域(1)、时钟域(2)和复位电路；输入数据脉冲信号从时钟域(1)传输到时钟域(2)；所述的时钟域(1)包括第一数据锁存器；所述的时钟域(2)包括第二数据锁存器、第三数据锁存器；所述的复位电路主要由一个与门组成。时钟域(1)中所有的器件实现了锁存输入数据脉冲信号；时钟域(2)中的器件起到了信号同步，产生反馈信号的作用；复位电路依据时钟域(2)的反馈信号及时清除第一数据锁存器和第二数据锁存器锁存信息。本发明结构简单，在SOC跨时钟域设计中，可以处理两个异步时钟域信号的传递，消除亚稳态效应。
-
公开(公告)号：CN106201950B
公开(公告)日：2023-04-11
申请号：CN201610537389.2
申请日：2016-07-08
Applicant: 中南大学
IPC: G06F13/38
Abstract: 本发明涉及一种SOC异步时钟域信号接口的方法，涉及超大规模集成电路(VLSI)领域的设计方法；包括时钟域(1)、时钟域(2)和复位电路；输入数据脉冲信号从时钟域(1)传输到时钟域(2)；所述的时钟域(1)包括第一数据锁存器；所述的时钟域(2)包括第二数据锁存器、第三数据锁存器；所述的复位电路主要由一个与门组成。时钟域(1)中所有的器件实现了锁存输入数据脉冲信号；时钟域(2)中的器件起到了信号同步，产生反馈信号的作用；复位电路依据时钟域(2)的反馈信号及时清除第一数据锁存器和第二数据锁存器锁存信息。本发明结构简单，在SOC跨时钟域设计中，可以处理两个异步时钟域信号的传递，消除亚稳态效应。
-
公开(公告)号：CN106066661B
公开(公告)日：2019-03-08
申请号：CN201610543567.2
申请日：2016-07-12
Applicant: 中南大学
IPC: G06F1/08
Abstract: 本发明涉及集成电路领域，特别是涉及超大规模集成电路(VLSI)领域的设计方法。一种易于实现的SOC内置高精度RC Oscillator的校准系统，其特征在于：包括片外基准，以及通过复用IO连接的集成电路，所述的集成电路包括片内时钟校准逻辑，片内时钟校准逻辑与复用IO连接，所述的片内时钟校准逻辑与片内RC振荡电路连接，片内RC振荡电路连接有复用输出端，所述片内RC振荡电路和复用输出端之间反馈信号给片内时钟校准逻辑，所述的片内时钟校准逻辑还连接有片内FLASH。本发明提出一种易于实现的、高效的、低成本的、可靠的方法，实现高精度的Oscillator的校准。
-
公开(公告)号：CN206133354U
公开(公告)日：2017-04-26
申请号：CN201620729880.0
申请日：2016-07-12
Applicant: 中南大学
IPC: G06F1/08
Abstract: 本实用新型涉及集成电路领域，特别是涉及超大规模集成电路(VLSI)领域的设计方法。一种易于实现的SOC内置高精度RC Oscillator的校准系统，其特征在于：包括片外基准，以及通过复用IO连接的集成电路，所述的集成电路包括片内时钟校准逻辑，片内时钟校准逻辑与复用IO连接，所述的片内时钟校准逻辑与片内RC振荡电路连接，片内RC振荡电路连接有复用输出端，所述片内RC振荡电路和复用输出端之间反馈信号给片内时钟校准逻辑，所述的片内时钟校准逻辑还连接有片内FLASH。本实用新型提出一种易于实现的、高效的、低成本的、可靠的方法，实现高精度的Oscillator的校准。
-
公开(公告)号：CN206133550U
公开(公告)日：2017-04-26
申请号：CN201620719109.5
申请日：2016-07-08
Applicant: 中南大学
IPC: G06F13/38
Abstract: 本实用新型涉及一种SOC异步时钟域信号接口的系统，包括时钟域(1)、时钟域(2)和复位电路；输入数据脉冲信号从时钟域(1)传输到时钟域(2)；所述的时钟域1包括第一数据锁存器；所述的时钟域2包括第二数据锁存器、第三数据锁存器；所述的复位电路主要由一个与门组成。时钟域1中所有的器件实现了锁存输入数据脉冲信号；时钟域(2)中的器件起到了信号同步，产生反馈信号的作用；复位电路依据钟域2的反馈信号及时清除第一数据锁存器和第二数据锁存器锁存信息。本实用新型结构简单，在SOC跨时钟域设计中，可以处理两个异步时钟域信号的传递，消除亚稳态效应。
-
-
-
-
-
Search Results
6
records
(took 0.015 seconds)
