公开(公告)号：CN102360569B

公开(公告)日：2017-04-12

申请号：CN201110248306.5

申请日：2011-08-24

Applicant: 中兴通讯股份有限公司

Inventor： 郦会 ,  张磊

IPC: G11C16/02 ,  G11C16/06

Abstract: 本发明公开了一种非易失闪存芯片烧录方法、系统及装置，该方法包括：采用在线烧录的方式将非易失闪存芯片的版本文件预先烧录到一个空白的非易失闪存母片上；从所述非易失闪存母片中获取所述版本文件烧录后得到的数据段和扩展段，生成一个扩展版本文件；当需要烧录版本文件到非易失闪存芯片中时，将所述扩展版本文件提供给烧录器，由所述烧录器将所述扩展版本文件烧录到非易失闪存芯片中。能够实现批量烧录nand flash的版本文件，且烧录的版本文件可启动概率高。

公开(公告)号：CN102360569A

公开(公告)日：2012-02-22

申请号：CN201110248306.5

申请日：2011-08-24

Applicant: 中兴通讯股份有限公司

Inventor： 郦会 ,  张磊

IPC: G11C16/02 ,  G11C16/06

Abstract: 本发明公开了一种非易失闪存芯片烧录方法、系统及装置，该方法包括：采用在线烧录的方式将非易失闪存芯片的版本文件预先烧录到一个空白的非易失闪存母片上；从所述非易失闪存母片中获取所述版本文件烧录后得到的数据段和扩展段，生成一个扩展版本文件；当需要烧录版本文件到非易失闪存芯片中时，将所述扩展版本文件提供给烧录器，由所述烧录器将所述扩展版本文件烧录到非易失闪存芯片中。能够实现批量烧录nand flash的版本文件，且烧录的版本文件可启动概率高。

公开(公告)号：CN105095139A

公开(公告)日：2015-11-25

申请号：CN201410194026.4

申请日：2014-05-08

Applicant: 中兴通讯股份有限公司

Inventor： 郦会 ,  杨利君

IPC: G06F13/40

CPC classification number: G06F13/40

Abstract: 本发明公开一种集成电路总线系统及其数据操作和传输方法。其中，该集成电路总线系统包括：CPU和IIC器件，连接在CPU与IIC器件之间的现场可编程逻辑门阵列FPGA，其中，CPU与FPGA之间通过第一IIC总线连接；FPGA与IIC器件之间通过第二IIC总线连接，第一IIC总线与第二IIC总线相互独立；CPU用于通过第一IIC总线访问FPGA，并通过FPGA向IIC器件发送操作指令；FPGA用于作为主设备通过第二IIC总线与IIC器件进行交互，执行操作指令，以及透传CPU与IIC器件之间传输的读数据或写数据。