-
公开(公告)号：CN113840377B
公开(公告)日：2024-11-26
申请号：CN202010588203.2
申请日：2020-06-24
Applicant: 中兴通讯股份有限公司
IPC: H04W72/1263 , H04L5/00 , H04L1/00
Abstract: 本发明实施例涉及通信领域，公开了一种信息处理方法、装置和网络设备。信息处理方法，包括：获取待解码的eMBB业务和URLLC业务的复用数据；获取对所述复用数据进行解码的解码器数量；根据所述解码器数量，为所述复用数据中的URLLC业务数据分配第一解码资源，为所述复用数据中的eMBB业务数据分配第二解码资源；采用所述第一解码资源对所述URLLC业务数据进行解码，采用所述第二解码资源对所述eMBB业务数据进行解码。应用在对eMBB业务和URLLC业务的复用数据进行解码的过程中。
-
公开(公告)号：CN102736895B
公开(公告)日：2015-06-10
申请号：CN201110086342.6
申请日：2011-04-07
Applicant: 中兴通讯股份有限公司
IPC: G06F9/38
CPC classification number: G06F9/30079 , G06F9/30032 , G06F9/3013 , G06F9/3867
Abstract: 本发明公开了一种实现寄存器文件间的数据传输方法及装置，包括在流水线的第i阶读取源寄存器文件中的数据，利用空闲的指令流水线将读取的数据传输至目的寄存器文件。本发明方法利用空闲流水线来传输数据和屏蔽码信息，不增加多余的寄存器来暂存数据和控制信息，这样，减小了逻辑消耗，同时提高了现有功能单元的利用率。
-
公开(公告)号：CN113840377A
公开(公告)日：2021-12-24
申请号：CN202010588203.2
申请日：2020-06-24
Applicant: 中兴通讯股份有限公司
Abstract: 本发明实施例涉及通信领域，公开了一种信息处理方法、装置和网络设备。信息处理方法，包括：获取待解码的eMBB业务和URLLC业务的复用数据；获取对所述复用数据进行解码的解码器数量；根据所述解码器数量，为所述复用数据中的URLLC业务数据分配第一解码资源，为所述复用数据中的eMBB业务数据分配第二解码资源；采用所述第一解码资源对所述URLLC业务数据进行解码，采用所述第二解码资源对所述eMBB业务数据进行解码。应用在对eMBB业务和URLLC业务的复用数据进行解码的过程中。
-
公开(公告)号：CN113839737A
公开(公告)日：2021-12-24
申请号：CN202010582722.8
申请日：2020-06-23
Applicant: 中兴通讯股份有限公司
Abstract: 本发明实施例提供了一种数据处理方法及装置、存储介质、电子装置，其中，该方法包括：获取基站在时隙N下发的第一待处理数据，对上述第一待处理数据进行译码处理，向基站上报ACK信息或NACK信息；获取基站在时隙N+1下发的第一下行控制信息DCI指示信息，根据上述第一DCI指示信息对上述第一待处理数据中的第一URLLC打孔位置进行清零操作，得到第一数据；其中，上述第一DCI指示信息用于指示上述第一URLLC打孔位置在上述第一待处理数据中的位置信息，上述N为自然数。通过本发明，解决了相关技术中，在eMBB处理过程中，存在时延会额外增加一个slot时间的问题，进而达到了减少译码时延的效果。
-
Patent Agency Ranking
公开(公告)号：CN102736895A
公开(公告)日：2012-10-17
申请号：CN201110086342.6
申请日：2011-04-07
Applicant: 中兴通讯股份有限公司
IPC: G06F9/38
CPC classification number: G06F9/30079 , G06F9/30032 , G06F9/3013 , G06F9/3867
Abstract: 本发明公开了一种实现寄存器文件间的数据传输方法及装置，包括在流水线的第i阶读取源寄存器文件中的数据，利用空闲的指令流水线将读取的数据传输至目的寄存器文件。本发明方法利用空闲流水线来传输数据和屏蔽码信息，不增加多余的寄存器来暂存数据和控制信息，这样，减小了逻辑消耗，同时提高了现有功能单元的利用率。
-
公开(公告)号：CN102681822B
公开(公告)日：2016-06-15
申请号：CN201110065349.X
申请日：2011-03-17
Applicant: 中兴通讯股份有限公司
IPC: G06F9/34
CPC classification number: G06F9/30043 , G06F9/30 , G06F9/3455
Abstract: 本发明公开了一种处理器地址缓冲管理的实现装置，装置中的汇编器用于对地址自增值及边界设置指令进行编码时，运算得到中间值并将中间值封装到地址自增值及边界设置指令中；处理器用于根据中间值进行地址自增或自减判断，实现地址缓冲管理。本发明还公开了一种处理器地址缓冲管理的实现方法，该方法包括：处理器对地址自增值及边界设置指令译码时获得所述中间值；执行load或store指令时，根据中间值进行地址自增或自减判断，实现地址缓冲管理。采用本发明的装置及方法，既降低了处理器的硬件成本，又能满足处理器速度和时序设计、高效节能的设计需求。
-
公开(公告)号：CN115580377A
公开(公告)日：2023-01-06
申请号：CN202110686521.7
申请日：2021-06-21
Applicant: 中兴通讯股份有限公司
Abstract: 本发明提供了一种数据编码方法、电子设备、存储介质，该数据编码方法包括：将信息位写入至少两个缓存块，其中，所述缓存块中保存有与所述信息位相对应的校验位，所述校验位相邻的两位数据保存于不同的所述缓存块；根据所述缓存块中的所述信息位和所述校验位进行LDPC编码。根据本发明实施例提供的方案，由于校验位保存于不同的缓存块，在完成校验位的更新迭代计算后，FPGA能够以并行的方式从多个缓存块读取校验位，为实现校验位的读取速度，有效提高了编码效率和卫星通信系统的交互速率。
-
公开(公告)号：CN119224525A
公开(公告)日：2024-12-31
申请号：CN202310801846.4
申请日：2023-06-30
Applicant: 中兴通讯股份有限公司
Abstract: 本公开提供了一种芯片，其包括：待测信号源，其配置为产生待测信号；与所述待测信号源连接的统计模块，其配置为根据所述待测信号的波形生成数字形式的统计结果；所述统计结果包括统计数据，所述统计数据表征所述待测信号在目标时钟周期内的波形，所述待测信号在所述目标时钟周期中的波形与在前一个时钟周期中的波形不同；统计输出端，其配置为输出所述统计结果。本公开还提供了一种芯片检测的方法。
-
公开(公告)号：CN102681822A
公开(公告)日：2012-09-19
申请号：CN201110065349.X
申请日：2011-03-17
Applicant: 中兴通讯股份有限公司
IPC: G06F9/34
CPC classification number: G06F9/30043 , G06F9/30 , G06F9/3455
Abstract: 本发明公开了一种处理器地址缓冲管理的实现装置，装置中的汇编器用于对地址自增值及边界设置指令进行编码时，运算得到中间值并将中间值封装到地址自增值及边界设置指令中；处理器用于根据中间值进行地址自增或自减判断，实现地址缓冲管理。本发明还公开了一种处理器地址缓冲管理的实现方法，该方法包括：处理器对地址自增值及边界设置指令译码时获得所述中间值；执行load或store指令时，根据中间值进行地址自增或自减判断，实现地址缓冲管理。采用本发明的装置及方法，既降低了处理器的硬件成本，又能满足处理器速度和时序设计、高效节能的设计需求。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.027 seconds)
