高级语言实现硬件非阻塞赋值的建模方法

    公开(公告)号:CN102930090B

    公开(公告)日:2015-12-16

    申请号:CN201210404828.4

    申请日:2012-10-22

    CPC classification number: G06F17/505

    Abstract: 本发明公开了一种高级语言实现硬件非阻塞赋值的建模方法,所述方法包括:对输入信号声明N个对应的临时基本数据类型变量,其中,第N个变量被赋值为第N-1个变量的值,第N-1个变量被赋值为第N-2个变量的值,依此类推,直至第1个变量被赋值为输入信号的值;之后在每个时钟的上升沿,均执行一次赋值。采用本发明,对于模拟硬件非阻塞赋值建立SystemC寄存器传输级模型来说,采用高级语言基本数据类型、SystemC基本数据类型或者用户自定义数据类型变量,相比SystemC中支持“求值-更新”过程的基本通道类更节约内存占用,执行效率更高。

    一种网络处理器和报文处理方法

    公开(公告)号:CN102780620A

    公开(公告)日:2012-11-14

    申请号:CN201210256815.7

    申请日:2012-07-24

    Abstract: 本发明公开了一种网络处理器和报文处理方法。本发明的网络处理器包括:报文接收单元、报文缓存单元和报文处理单元;其中报文缓存单元将自身划分为多个报文缓存子单元;报文接收单元将报文存储到多个报文缓存子单元中;报文处理单元同时读取多个报文的报文头数据,进行处理,将处理后报文头数据回写到报文缓存单元中原来的位置;报文接收单元从报文缓存单元中读取报文,并发送出去。本发明的网络处理器,能够有效的提升报文处理单元对报文缓存单元的访问带宽。

    一种搜索处理装置及网络系统

    公开(公告)号:CN101902401A

    公开(公告)日:2010-12-01

    申请号:CN201010238374.9

    申请日:2010-07-23

    CPC classification number: H04L45/60

    Abstract: 本发明提供一种搜索处理装置及网络系统,其中,搜索处理装置具有第一工作模式和第二工作模式,在第一工作模式下,第一请求处理单元解析搜索请求,获取IP地址;第二请求处理单元根据IP地址从路由表项数据中获取匹配的下一跳表的索引;第一结果处理单元将下一跳表的索引封装到一数据访问请求后通过接口单元发送;而在第二工作模式下,第一请求处理单元解析数据访问请求,获取下一跳表的索引;第二请求处理单元根据下一跳表的索引从下一跳表中获取下一跳信息;第一结果处理单元将第二请求处理单元获取的下一跳信息通过接口单元发送,供网络处理器进行路由计算。本发明简化了网络处理器的路由查找过程,提高了系统吞吐率,减小硬件成本和功耗。

    POS-PHY总线与PCI总线间的数据包转发的装置

    公开(公告)号:CN100375484C

    公开(公告)日:2008-03-12

    申请号:CN200310117666.7

    申请日:2003-12-31

    Abstract: 本发明的一种POS-PHY总线与PCI总线间的数据包转发的装置和方法,该装置为一桥接转换装置,其包括以下子模块:PCI总线接口模块、PCI主设备控制模块、PCI从设备控制模块、收发仲裁模块、PCI配置寄存器、PCI空间寄存器、数据接收模块、数据发送模块、POS-PHY接口模块;所述PCI总线接口模块外部连接PCI总线,所述POS-PHY接口模块外部连接POS-PHY总线。本发明的装置和方法完成数据包在POS-PHY总线和PCI总线之间进行转发,提出了一种数据包在PCI总线上高效传输的方法,并且在传输中数据包不容易丢失。

    一种网络处理器指令存储装置及该装置的指令存储方法

    公开(公告)号:CN102855213A

    公开(公告)日:2013-01-02

    申请号:CN201210233710.X

    申请日:2012-07-06

    CPC classification number: G06F12/02

    Abstract: 本发明公开了一种网络处理器指令存储装置及该装置的指令存储方法,能够节约硬件资源。所述网络处理器包括两个以上的微引擎大组,每个微引擎大组包括N个微引擎,该N个微引擎包括两个以上的微引擎小组,所述指令存储装置包括:Qmem、缓存、第一低速指令存储器和第二低速指令存储器,其中:每个微引擎对应一个Qmem和一个缓存,Qmem设置为与微引擎连接,缓存与Qmem相连;每个微引擎小组对应一个第一低速指令存储器,微引擎小组中每个微引擎对应的缓存与第一低速指令存储器相连;每个微引擎大组对应一个第二低速指令存储器,微引擎大组中每个微引擎对应的缓存与第二低速指令存储器相连。采用该方案节省了大量的硬件存储资源。

    仿真方法及系统
    6.
    发明公开

    公开(公告)号:CN101630343A

    公开(公告)日:2010-01-20

    申请号:CN200910166181.4

    申请日:2009-08-18

    CPC classification number: G06F17/5027

    Abstract: 本发明公开了一种仿真方法及系统,该方法用于硬件设备驱动和/或业务软件的开发,包括:设置硬件接口抽象模块,硬件接口抽象模块用于为硬件设备驱动和/或业务软件提供真实的访问接口;设置中央处理器CPU接口抽象模块,CPU接口抽象模块用于与芯片仿真模型连接,产生符合芯片仿真模型的时序;硬件接口抽象模块与CPU接口抽象模块进行报文交互。通过本发明使驱动和业务软件可以无缝移植到实际的软硬件环境,实现并行开发,进而加快了项目开发进度。

    一种传输多种数据和语音业务的路由器

    公开(公告)号:CN100512122C

    公开(公告)日:2009-07-08

    申请号:CN200710111219.9

    申请日:2007-06-18

    Abstract: 本发明提供一种传输多种数据和语音业务的路由器,包括:ISDN-U接口模块、中央处理器模块、语音处理模块和多个接口模块,其中,ISDN-U接口模块,将数据通道的数据信号进行HDLC处理后,发送至中央处理器模块;中央处理器模块,用于对经HDLC处理后的数据包进行解析,在解析得到语音IP数据包时,将语音IP数据包发送至语音处理模块;语音处理模块,用于接收中央处理器模块发送来的语音IP数据包,并将其还原为原始语音数据。本发明能够通过ISDN-U接口模块数据通道传输语音,提高了其在实际系统中的综合业务能力。

    一种传输多种数据和语音业务的路由器

    公开(公告)号:CN101087198A

    公开(公告)日:2007-12-12

    申请号:CN200710111219.9

    申请日:2007-06-18

    Abstract: 本发明提供一种传输多种数据和语音业务的路由器,包括:ISDN-U接口模块、中央处理器模块、语音处理模块和多个接口模块,其中,ISDN-U接口模块,将数据通道的数据信号进行HDLC处理后,发送至中央处理器模块;中央处理器模块,用于对经HDLC处理后的数据包进行解析,在解析得到语音IP数据包时,将语音IP数据包发送至语音处理模块;语音处理模块,用于接收中央处理器模块发送来的语音IP数据包,并将其还原为原始语音数据。本发明能够通过ISDN-U接口模块数据通道传输语音,提高了其在实际系统中的综合业务能力。

    一种低端路由器模块化的实现方法

    公开(公告)号:CN101009678A

    公开(公告)日:2007-08-01

    申请号:CN200610033407.X

    申请日:2006-01-25

    Abstract: 本发明方法公开了一种低端路由器模块化的实现方法,其包括步骤:将路由器设备在硬件形式上进行模块化划分;将路由器软件功能相应地也进行模块化划分;根据用户需求进行搭积木式组装,以实现用户功能定制要求。本发明方法由于采用了硬件功能和软件功能模块化的方法,将路由器设备在硬件形式和软件功能上进行模块化划分,根据用户需求进行搭积木式组装,实现成本低,实现方法科学,极大地节约了设计一款新型号中、低端路由器设备所花费的时间和精力,为多款中、低端路由器设备同时面市提供了有力的保证,可应用于所有路由器设备的设计中,尤其可用于对成本非常敏感的中、低端路由器设备的设计中。

    指令处理方法及网络处理器指令处理装置

    公开(公告)号:CN102830953B

    公开(公告)日:2017-08-25

    申请号:CN201210273408.7

    申请日:2012-08-02

    Abstract: 本发明提供了一种指令处理方法及网络处理器指令处理装置,其中,该指令处理方法包括:对指令源文件进行处理,生成包含有跳转指令信息的中间表示结构;根据所述中间表示结构中包含的所述跳转指令信息,对引起取指冲突的跳转指令进行修正;修正完成后生成预定格式的目标文件。本发明通过修正跳转指令,来消除多个微引擎轮询取指冲突,以牺牲少量指令存储空间为代价,使得多个微引擎共享存储空间时的轮询取指更加高效。

Patent Agency Ranking