一种程控交换机系统时钟校准装置和方法

    公开(公告)号:CN1780488A

    公开(公告)日:2006-05-31

    申请号:CN200410065340.9

    申请日:2004-11-23

    Abstract: 本发明公开了一种程控交换机系统时钟校准装置和方法,装置包括处理器系统及外围电路、总线、实时时钟单元、晶振单元,其特征在于,还包括时钟较准单元;所述时钟较准单元包括:同步网络接口单元、时钟提取单元、时钟处理和差分驱动单元、时钟差分接收单元、数字锁相环、锁相环晶振以及硬件计数器。方法为在利用上述装置,提取自同步数字交换网络中的时钟源作为计时基准和软件时钟自动校准相结合的措施,充分利用数据交换机网络中高精度和高稳定度时钟源进行时钟校准。能提高系统的时钟精度,从而提高交换机设备性能。

    一种程控交换机系统时钟校准装置

    公开(公告)号:CN1780488B

    公开(公告)日:2010-05-05

    申请号:CN200410065340.9

    申请日:2004-11-23

    Abstract: 本发明公开了一种程控交换机系统时钟校准装置和方法,装置包括处理器系统及外围电路、总线、实时时钟单元、晶振单元,其特征在于,还包括时钟较准单元;所述时钟较准单元包括:同步网络接口单元、时钟提取单元、时钟处理和差分驱动单元、时钟差分接收单元、数字锁相环、锁相环晶振以及硬件计数器。方法为在利用上述装置,提取自同步数字交换网络中的时钟源作为计时基准和软件时钟自动校准相结合的措施,充分利用数据交换机网络中高精度和高稳定度时钟源进行时钟校准。能提高系统的时钟精度,从而提高交换机设备性能。

    一种接口转换模块和对FPGA进行配置的方法

    公开(公告)号:CN100388255C

    公开(公告)日:2008-05-14

    申请号:CN200410064975.7

    申请日:2004-10-10

    Abstract: 一种接口转换模块和对FPGA进行配置的方法,接口转换模块包括LPC总线接口部分、命令寄存器、数据寄存器、状态寄存器和FPGA配置时序生成部分;对FPGA进行配置的方法包括:处理器经过LPC总线发启动配置命令给接口转换模块生成FPGA下载的初始化时序并进行初始化;通过LPC总线送配置数据给接口转换模块生成FPGA下载时序,将数据下载到FPGA中;通过LPC总线发配置结束命令给接口转换模块生成相应配置结束时序;或者接口转换模块在数据配置完成以后,自动完成相应配置结束时序。本发明可以提高FPGA配置速度和可靠性;使用标准的LPC总线做为接口,模块兼容性很好,还可以提高硬件系统设计的灵活性。

    一种接口转换模块和对FPGA进行配置的方法

    公开(公告)号:CN1758232A

    公开(公告)日:2006-04-12

    申请号:CN200410064975.7

    申请日:2004-10-10

    Abstract: 一种接口转换模块和对FPGA进行配置的方法,接口转换模块包括LPC总线接口部分、命令寄存器、数据寄存器、状态寄存器和FPGA配置时序生成部分;对FPGA进行配置的方法包括:处理器经过LPC总线发启动配置命令给接口转换模块生成FPGA下载的初始化时序并进行初始化;通过LPC总线送配置数据给接口转换模块生成FPGA下载时序,将数据下载到FPGA中;通过LPC总线发配置结束命令给接口转换模块生成相应配置结束时序;或者接口转换模块在数据配置完成以后,自动完成相应配置结束时序。本发明可以提高FPGA配置速度和可靠性;使用标准的LPC总线做为接口,模块兼容性很好,还可以提高硬件系统设计的灵活性。

Patent Agency Ranking