-
公开(公告)号：CN115763562A
公开(公告)日：2023-03-07
申请号：CN202211474364.4
申请日：2022-11-23
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
Abstract: 一种能降低导通电阻的高迁移率碳化硅N型LDMOS器件，包括N型衬底，N型衬底上设有P型外延，在N型衬底上设有N型阱区、第一P型重掺杂区、第一N型重掺杂区及连接于源极的第二P型重掺杂区，在N型阱区内设有连接于漏极的第二N型重掺杂区，第一P型重掺杂区、第一N型重掺杂区及第二P型重掺杂区相连接，在第二N型重掺杂区、N型阱区、第一P型重掺杂区、第一N型重掺杂区、第二P型重掺杂区及P型外延的表面设有氧化层，在P型外延上设有作为所述器件栅极的多晶硅沟槽栅极且多晶硅沟槽栅极向P型外延内延伸，在P型外延内设有N型埋层，N型埋层的一端接于所述器件的沟道，另一端连接于N型阱区。
-
公开(公告)号：CN118016663A
公开(公告)日：2024-05-10
申请号：CN202410191179.7
申请日：2024-02-21
Applicant: 东南大学
IPC: H01L27/06 , H01L21/762 , H01L29/06 , H01L21/82
Abstract: 一种基于N外延的碳化硅器件隔离结构、高低压集成器件及制备方法，隔离结构包括N型衬底，N型漂移区，内部淀积氧化物的第一隔离沟槽和第二隔离沟槽以形成高压区域、低压区域和电平移位区域，在低压区域和电平移位区域底部设有第二P型掺杂区，在低压区域第二P型掺杂区上设有第二N型掺杂区，所述N型漂移区、低压区域的第二P型掺杂区及第二N型掺杂区构成背靠背的PN结；集成器件的高压区域设有DMOS器件用作功率器件，低压区域设有低压器件用作半桥驱动、保护电路，电平移位区域设有LDMOS器件用以控制驱动电路衬底电位；还包括一种集成器件的制备方法。本发明消除碳化硅高低压器件间的电位影响，提高了碳化硅半桥驱动电路的性能与可靠性。
-
公开(公告)号：CN118645534A
公开(公告)日：2024-09-13
申请号：CN202410842839.3
申请日：2024-06-27
Applicant: 东南大学
IPC: H01L29/78 , H01L29/417 , H01L29/08 , H01L23/373 , H01L21/28 , H01L21/336
Abstract: 为提高器件的单粒子效应触发电压，本发明提供一种抗辐照的碳化硅LDMOS器件及制备方法，器件包括衬底、外延层，沟道掺杂区、沟道注入区、沟道欧姆接触区、源极掺杂区及漏极掺杂区，金属沟槽，栅氧介质层，多晶硅、层间介质及源、漏金属电极。漏极掺杂区在器件表面横向上呈长短不一的矩形台阶状分布，增大了漏极掺杂区与外延层的接触面积，分散漏极电流。金属沟槽置于漏极掺杂区横向较短的区域以下，将电流吸引至包裹金属沟槽的漏极掺杂区处，避免电流在器件表面集中。方法是获取衬底，生长外延层，刻蚀沟槽，离子注入形成不同类型掺杂区，生长栅氧介质层，淀积多晶硅，淀积层间介质并刻蚀，淀积金属并刻蚀形成金属沟槽及金属电极。
-
公开(公告)号：CN117995906A
公开(公告)日：2024-05-07
申请号：CN202410147596.1
申请日：2024-02-01
Applicant: 东南大学
IPC: H01L29/78 , H01L21/336 , H01L29/10 , H01L29/16
Abstract: 本发明提供一种碳化硅器件的导电沟道结构、全集成碳化硅器件及其全集成制备工艺。全集成碳化硅器件同一碳化硅基芯片上设置由隔离机构隔离的低压区、第一二高压区并集成第一二导电类型MOS器件，第一、二导电类型器件分别采用第一、二导电类型导电沟道即在第一或二导电类型下层沟道区，其上是n型p型相间的第一或二导电类型片区。制备工艺包括在N型衬底依次层叠第二导电类型外延层和缓冲层，在第二导电类型缓冲层内设第一导电类型阱区、重掺杂区、沟道区和第二导电类型阱区、隔离结构、重掺杂区、沟道区，再设栅极氧化层、场效应氧化层、多晶硅栅极和在场效应氧化层上设金属电极的步骤。本发明具有耐压高、沟道电阻低的优点。
-
-
-
Search Results
4
records
(took 0.048 seconds)
