-
公开(公告)号：CN109948113A
公开(公告)日：2019-06-28
申请号：CN201910159208.0
申请日：2019-03-04
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所
IPC: G06F17/14
Abstract: 本发明公开一种基于FPGA的二维FFT加速器，MCU与外部存储器相连接，用于读取外部存储器的输入数据，并将FFT计算结果发送给外部存储器；图片缓存区和旋转因子缓存区分别包含N个图片子缓存区和N个旋转因子子缓存区，用于缓存通过AXI4总线接口从MCU读取的图片和旋转因子数据；地址产生器用于产生图片缓存区的读取地址，按照该地址读取图片缓存区中的数据送入FFT计算器；FFT计算器采用FPGA实现，包含N个FFT计算子单元，每个计算子单元对应配置一个图片子缓存区和一个旋转因子子缓存区，每个计算子单元均用于完成复数乘法功能和四点FFT操作；结果缓存区用于缓存FFT计算器处理后的计算结果，然后通过AXI4总线接口发送至MCU。此种结构能够高效地进行图像的二维FFT。
-
公开(公告)号：CN109740419A
公开(公告)日：2019-05-10
申请号：CN201811397129.5
申请日：2018-11-22
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所 , 南京三宝科技股份有限公司
Abstract: 本发明公开了一种基于Attention-LSTM网络的视频行为识别方法。通过光流图序列生成模块对输入的RGB图序列进行变换，得到光流图序列；将光流图序列与原RGB图序列输入时域注意力取帧模块，分别选取两种图序列中非冗余的关键帧；将两种图的关键帧序列输入AlexNet网络特征提取模块，分别提取出两种帧图的时序特征和空间特征，通过特征分权加强模块，对最后一层卷积层输出的特征图执行加重与动作相关性强的特征权重的操作；将两个AlexNet网络特征提取模块输出的特征图输入LSTM网络行为识别模块，分别对两种图片进行识别，并将两种识别结果通过融合模块按比例融合，得到最终的视频行为识别结果。本发明不仅能实现从视频中识别行为的功能，且能提高识别的准确率。
-
Patent Agency Ranking
公开(公告)号：CN109711532A
公开(公告)日：2019-05-03
申请号：CN201811486547.1
申请日：2018-12-06
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所 , 南京三宝科技股份有限公司
IPC: G06N3/04
Abstract: 本发明公开一种针对硬件实现稀疏化卷积神经网络推断的加速方法，包括面对稀疏硬件加速架构的分组剪枝参数确定方法、针对稀疏硬件加速架构的分组剪枝训练方法和针对稀疏化卷积神经网络前向推断的部署方法：根据硬件架构中乘法器数量确定分组剪枝的分组长度和剪枝率，基于量级裁剪方式将压缩率以外的权值进行裁剪，通过增量训练方式提升剪枝后的网络准确率及压缩率，剪枝过的网络经微调后保存非剪枝位置的权值和索引参数并送入硬件架构下的计算单元中，计算单元同时获取分组长度的激活值完成稀疏网络前向推断。本发明基于硬件架构出发设定算法层面的剪枝参数与剪枝策略，有益于降低稀疏加速器的逻辑复杂度提高稀疏加速器前向推断的整体效率。
-
公开(公告)号：CN109740419B
公开(公告)日：2021-03-02
申请号：CN201811397129.5
申请日：2018-11-22
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所 , 南京三宝科技股份有限公司
Abstract: 本发明公开了一种基于Attention‑LSTM网络的视频行为识别方法。通过光流图序列生成模块对输入的RGB图序列进行变换，得到光流图序列；将光流图序列与原RGB图序列输入时域注意力取帧模块，分别选取两种图序列中非冗余的关键帧；将两种图的关键帧序列输入AlexNet网络特征提取模块，分别提取出两种帧图的时序特征和空间特征，通过特征分权加强模块，对最后一层卷积层输出的特征图执行加重与动作相关性强的特征权重的操作；将两个AlexNet网络特征提取模块输出的特征图输入LSTM网络行为识别模块，分别对两种图片进行识别，并将两种识别结果通过融合模块按比例融合，得到最终的视频行为识别结果。本发明不仅能实现从视频中识别行为的功能，且能提高识别的准确率。
-
公开(公告)号：CN109598338A
公开(公告)日：2019-04-09
申请号：CN201811493592.X
申请日：2018-12-07
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所 , 南京三宝科技股份有限公司
Abstract: 本发明公开一种基于FPGA的计算优化的卷积神经网络加速器，包括AXI4总线接口、数据缓存区、预取数据区、结果缓存区、状态控制器及PE阵列；数据缓存区用于缓存通过AXI4总线接口从外部存储器DDR中读取的特征图数据、卷积核数据和索引值；预取数据区用于从特征图子缓存区预取需要并行输入PE阵列的特征图数据；结果缓存区用于缓存每行PE的计算结果；状态控制器用于控制加速器工作状态，实现工作状态间的转换；PE阵列用于读取预取数据区和卷积核子缓存区中的数据进行卷积操作。此种加速器利用参数稀疏性、重复权重数据和激活函数Relu的特性，提前结束冗余计算，减少计算量，并通过减少访存次数来降低能耗。
-
公开(公告)号：CN109598338B
公开(公告)日：2023-05-19
申请号：CN201811493592.X
申请日：2018-12-07
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所 , 南京三宝科技股份有限公司
IPC: G06N3/063 , G06N3/0464
Abstract: 本发明公开一种基于FPGA的计算优化的卷积神经网络加速器，包括AXI4总线接口、数据缓存区、预取数据区、结果缓存区、状态控制器及PE阵列；数据缓存区用于缓存通过AXI4总线接口从外部存储器DDR中读取的特征图数据、卷积核数据和索引值；预取数据区用于从特征图子缓存区预取需要并行输入PE阵列的特征图数据；结果缓存区用于缓存每行PE的计算结果；状态控制器用于控制加速器工作状态，实现工作状态间的转换；PE阵列用于读取预取数据区和卷积核子缓存区中的数据进行卷积操作。此种加速器利用参数稀疏性、重复权重数据和激活函数Relu的特性，提前结束冗余计算，减少计算量，并通过减少访存次数来降低能耗。
-
公开(公告)号：CN109711532B
公开(公告)日：2023-05-12
申请号：CN201811486547.1
申请日：2018-12-06
Applicant: 东南大学 , 东南大学—无锡集成电路技术研究所 , 南京三宝科技股份有限公司
IPC: G06N3/082 , G06N3/084 , G06N3/0464
Abstract: 本发明公开一种针对硬件实现稀疏化卷积神经网络推断的加速方法，包括面对稀疏硬件加速架构的分组剪枝参数确定方法、针对稀疏硬件加速架构的分组剪枝训练方法和针对稀疏化卷积神经网络前向推断的部署方法：根据硬件架构中乘法器数量确定分组剪枝的分组长度和剪枝率，基于量级裁剪方式将压缩率以外的权值进行裁剪，通过增量训练方式提升剪枝后的网络准确率及压缩率，剪枝过的网络经微调后保存非剪枝位置的权值和索引参数并送入硬件架构下的计算单元中，计算单元同时获取分组长度的激活值完成稀疏网络前向推断。本发明基于硬件架构出发设定算法层面的剪枝参数与剪枝策略，有益于降低稀疏加速器的逻辑复杂度提高稀疏加速器前向推断的整体效率。
-
-
-
-
-
-
Search Results
7
records
(took 0.028 seconds)
