公开(公告)号：CN113114181B

公开(公告)日：2023-08-01

申请号：CN202110498312.X

申请日：2021-05-08

Applicant: 东南大学

Inventor： 吴建辉 ,  阚佳慧 ,  李红

IPC: H03K5/24

Abstract: 本发明公开了一种具有亚稳态抑制技术的高速动态比较器，包括前级放大器、后级锁存器和亚稳态抑制电路三部分；前级放大器实现对输入差分信号的放大，将前级放大器的第一PMOS管和第二PMOS管漏极与后级锁存器相连，利用锁存器的正反馈特点，并且增加下拉NMOS管和上拉PMOS管完成对放大器正端输出信号和放大器负端输出信号的上拉或下拉，实现了较快的比较速度。比较完成后迅速关断尾电流管，使得比较器没有静态功耗，有效降低了比较器的功耗。本发明采用一种亚稳态抑制技术，在不引入明显延迟的情况下，有效抑制比较器的亚稳态，且不会明显增加比较器的比较时间。

公开(公告)号：CN111446966B

公开(公告)日：2023-05-16

申请号：CN202010372487.1

申请日：2020-05-06

Applicant: 东南大学

Inventor： 吴建辉 ,  陶志根 ,  阚佳慧 ,  李红

IPC: H03M1/38

Abstract: 本发明公开了一种应用于逐次逼近型模数转换器(SAR ADC)的单相时钟高速低功耗动态比较器，包括第一级无尾电流管预放大电路、第二级正反馈锁存电路。预放大电路去除了尾电流管，避免了尾电流管的存在导致的输入管的过驱动电压的下降，并且可以使得垂直方向上的级联结构能有更大的电压裕度，提升了第一级预放大电路的放电速度，之后根据预放大电路输出节点的电压差在第二级进行锁存，在不影响比较器功能的前提下降低了比较器的功耗，从而应用在高速SAR ADC中。相较于传统的两级比较器，本发明在相同的功耗下可以实现更快的比较速度。

公开(公告)号：CN111446966A

公开(公告)日：2020-07-24

申请号：CN202010372487.1

申请日：2020-05-06

Applicant: 东南大学

Inventor： 吴建辉 ,  陶志根 ,  阚佳慧 ,  李红

IPC: H03M1/38

Abstract: 本发明公开了一种应用于逐次逼近型模数转换器(SAR ADC)的单相时钟高速低功耗动态比较器，包括第一级无尾电流管预放大电路、第二级正反馈锁存电路。预放大电路去除了尾电流管，避免了尾电流管的存在导致的输入管的过驱动电压的下降，并且可以使得垂直方向上的级联结构能有更大的电压裕度，提升了第一级预放大电路的放电速度，之后根据预放大电路输出节点的电压差在第二级进行锁存，在不影响比较器功能的前提下降低了比较器的功耗，从而应用在高速SAR ADC中。相较于传统的两级比较器，本发明在相同的功耗下可以实现更快的比较速度。

公开(公告)号：CN113114181A

公开(公告)日：2021-07-13

申请号：CN202110498312.X

申请日：2021-05-08

Applicant: 东南大学

Inventor： 吴建辉 ,  阚佳慧 ,  李红

IPC: H03K5/24

Abstract: 本发明公开了一种具有亚稳态抑制技术的高速动态比较器，包括前级放大器、后级锁存器和亚稳态抑制电路三部分；前级放大器实现对输入差分信号的放大，将前级放大器的第一PMOS管和第二PMOS管漏极与后级锁存器相连，利用锁存器的正反馈特点，并且增加下拉NMOS管和上拉PMOS管完成对放大器正端输出信号和放大器负端输出信号的上拉或下拉，实现了较快的比较速度。比较完成后迅速关断尾电流管，使得比较器没有静态功耗，有效降低了比较器的功耗。本发明采用一种亚稳态抑制技术，在不引入明显延迟的情况下，有效抑制比较器的亚稳态，且不会明显增加比较器的比较时间。