公开(公告)号：CN107395163A

公开(公告)日：2017-11-24

申请号：CN201710559720.5

申请日：2017-07-10

Applicant: 东南大学

Inventor： 李文渊 ,  陈阳 ,  赵晓明

IPC: H03K5/133 ,  H03K5/00 ,  H03L7/085

CPC classification number: H03K5/133 ,  H03K2005/00195 ,  H03L7/085

Abstract: 本发明公开了一种数字电路控制的模拟延时线电路，包括模拟有源延时线、数字控制电路和延时校准环路，模拟延时线包括多对由延时单元和路径选择开关电路组成的基本单元对，数字控制电路控制延时线中的路径选择开关，改变延时线的信号传输路径，实现延时线延时的数字式变化；延时校准环路对模拟延时线进行延时的精确控制，由外部参考时钟频率控制延时单元的延时时间，使延时不受外界环境变化的影响。本发明具有延时数字化、抗干扰能力强、集成度高、体积小、成本低和易集成的优点，适合产业应用。