-
公开(公告)号：CN110390384A
公开(公告)日：2019-10-29
申请号：CN201910554533.7
申请日：2019-06-25
Applicant: 东南大学
Abstract: 本发明公开了一种可配置的通用卷积神经网络加速器，属于计算、推算、计数的技术领域。该加速器包括：PE阵列、状态控制器、功能模块、权重缓存区、特征图缓存区、输出缓存区和寄存器栈，状态控制器包括网络参数寄存器和工作状态控制器。通过配置网络参数寄存器对不同规模的网络均能取得优异的加速效果，工作状态控制器控制着加速器工作状态的切换并将控制信号发送至其它模块。权重缓存区、特征图缓存区和输出缓存区均由多个数据子缓存区构成，用于分别存放权重数据、特征图数据和计算结果。本发明能够针对不同的网络特点，配置合适的数据重用模式、阵列尺寸和子缓存区个数，通用性好，功耗低，吞吐量高。
-
公开(公告)号：CN112766479B
公开(公告)日：2022-11-11
申请号：CN202110100516.3
申请日：2021-01-26
Applicant: 东南大学
Abstract: 本发明公开一种基于FPGA的支持通道分离卷积的神经网络加速器，该加速器包括：Ping‑Pong寄存器文件、可配置数据流的输出特征值行映射单元ORMU阵列、功能单元模块以及存储器接口模块等；Ping‑Pong寄存器文件从控制处理器接受配置和控制字，完成计算后发出中断信号；ORMU阵列采用可配置的片上网络将ORMU单元和缓存互联，以满足不同数据带宽需求的神经网络的计算；功能单元模块用以实现Pooling池化、Relu激活以及批量归一化BN等功能；存储器接口模块用以传输权重和特征值。本发明通过灵活的分层网状片上网络，以支持通道分离卷积(逐通道卷积和逐点卷积)、传统卷积以及全连接对数据带宽的不同需求，从而保证较高的计算单元的利用率，极大的提升了推理/计算速度。
-
公开(公告)号：CN110390384B
公开(公告)日：2021-07-06
申请号：CN201910554533.7
申请日：2019-06-25
Applicant: 东南大学
Abstract: 本发明公开了一种可配置的通用卷积神经网络加速器，属于计算、推算、计数的技术领域。该加速器包括：PE阵列、状态控制器、功能模块、权重缓存区、特征图缓存区、输出缓存区和寄存器栈，状态控制器包括网络参数寄存器和工作状态控制器。通过配置网络参数寄存器对不同规模的网络均能取得优异的加速效果，工作状态控制器控制着加速器工作状态的切换并将控制信号发送至其它模块。权重缓存区、特征图缓存区和输出缓存区均由多个数据子缓存区构成，用于分别存放权重数据、特征图数据和计算结果。本发明能够针对不同的网络特点，配置合适的数据重用模式、阵列尺寸和子缓存区个数，通用性好，功耗低，吞吐量高。
-
公开(公告)号：CN112766479A
公开(公告)日：2021-05-07
申请号：CN202110100516.3
申请日：2021-01-26
Applicant: 东南大学
Abstract: 本发明公开一种基于FPGA的支持通道分离卷积的神经网络加速器，该加速器包括：Ping‑Pong寄存器文件、可配置数据流的输出特征值行映射单元ORMU阵列、功能单元模块以及存储器接口模块等；Ping‑Pong寄存器文件从控制处理器接受配置和控制字，完成计算后发出中断信号；ORMU阵列采用可配置的片上网络将ORMU单元和缓存互联，以满足不同数据带宽需求的神经网络的计算；功能单元模块用以实现Pooling池化、Relu激活以及批量归一化BN等功能；存储器接口模块用以传输权重和特征值。本发明通过灵活的分层网状片上网络，以支持通道分离卷积(逐通道卷积和逐点卷积)、传统卷积以及全连接对数据带宽的不同需求，从而保证较高的计算单元的利用率，极大的提升了推理/计算速度。
-
-
-
Search Results
4
records
(took 0.019 seconds)
