公开(公告)号：CN104320130A

公开(公告)日：2015-01-28

申请号：CN201410510842.1

申请日：2014-09-28

Applicant: 东南大学

Inventor： 吴金 ,  宋科 ,  孙东辰 ,  畅灵库 ,  郑丽霞 ,  李超 ,  孙伟峰

IPC: H03L7/08 ,  H03M1/50

Abstract: 本发明公开了一种基于双环延迟锁相环的三段式高精度时间数字转换方法及其电路，被测时段采用高、中、低相结合分段式量化方法。三段式TDC中高段位计数式量化器由外部输入的高频稳定时钟驱动，实现宽范围稳定的测距量程；中段位TDC由第一DLL压控延迟链构成，通过异步采样方式实现对高段位细分，稳定时钟周期完成可重复的均匀相位分辨，通过对结束时刻点所在相位位置的译码，完成中段量化功能。对于中段位所采TDC产生的量化误差，该误差时间提取出来后，由低段位完成进一步的量化处理，实现更高精度测量。

公开(公告)号：CN104333351B

公开(公告)日：2017-02-15

申请号：CN201410539314.9

申请日：2014-10-13

Applicant: 东南大学

Inventor： 吴金 ,  许其罗 ,  姚群 ,  畅灵库 ,  郭义龙 ,  郑丽霞 ,  孙伟锋

IPC: H03K3/3562

Abstract: 本发明公开了一种带复位结构的高速主从型D触发器，包括主锁存器、从锁存器和用于复位上拉PMOS管。本发明对传统带复位结构的主从型DFF理论分析影响建立保持时间的因素，进行结构改进和参数优化，降低DFF的建立保持时间，提高DFF的性能，在保持电路工作稳定性的同时提高了DFF的工作速度，从而提高数字系统电路的工作频率。与传统主从式DFF触发器电路相比，本发明结构的DFF建立保持时间之和降低了近63％，有明显优势。此外，相对于传统DFF，本发明结构版图面积大大降低，因此本发明结构的DFF电路兼顾了速度和面积两个优势。

公开(公告)号：CN104333351A

公开(公告)日：2015-02-04

申请号：CN201410539314.9

申请日：2014-10-13

Applicant: 东南大学

Inventor： 吴金 ,  许其罗 ,  姚群 ,  畅灵库 ,  郭义龙 ,  郑丽霞 ,  孙伟锋

IPC: H03K3/3562

Abstract: 本发明公开了一种带复位结构的高速主从型D触发器，包括主锁存器、从锁存器和用于复位上拉PMOS管。本发明对传统带复位结构的主从型DFF理论分析影响建立保持时间的因素，进行结构改进和参数优化，降低DFF的建立保持时间，提高DFF的性能，在保持电路工作稳定性的同时提高了DFF的工作速度，从而提高数字系统电路的工作频率。与传统主从式DFF触发器电路相比，本发明结构的DFF建立保持时间之和降低了近63％，有明显优势。此外，相对于传统DFF，本发明结构版图面积大大降低，因此本发明结构的DFF电路兼顾了速度和面积两个优势。

公开(公告)号：CN104300970A

公开(公告)日：2015-01-21

申请号：CN201410507854.9

申请日：2014-09-28

Applicant: 东南大学

Inventor： 吴金 ,  宋科 ,  畅灵库 ,  姚群 ,  孙东辰 ,  郑丽霞 ,  孙伟锋 ,  高新江 ,  张秀川

IPC: H03L7/08 ,  H03L7/099

Abstract: 本发明公开了一种基于DLL的压控环振型两段式时间数字转换电路，被测时段的数字量化采用粗计数测量与细计数分辨相结合的TDC转换。压控延迟单元的延迟时间受延迟链中延迟单元的级数与DLL调控，在DLL控制下压控环振产生的高频稳定时钟驱动多位伪随机序列LFSR计数，实现粗计数测量功能。高段粗计数TDC承担扩展转换量程的作用；与此同时，采用DLL调制的N级压控延迟环震荡结构，通过对环路中各节点均匀分布的相位分辨实现对粗测量TDC量化误差时间的细量化，从而提高量化精度。为兼顾降低面积与减小数据误码的共同要求，低段TDC采用内置的同频冗余译码处理方式。