-
公开(公告)号:CN102035537B
公开(公告)日:2012-08-22
申请号:CN201010579167.X
申请日:2010-12-09
Applicant: 东南大学
IPC: H03K23/00
Abstract: 本发明涉及一种低功耗可编程分频器,其特征在于:该可编程分频器电路包括N/N+1双模前置分频器电路(1)和与N/N+1双模前置分频器电路(1)通讯的可编程计数器电路(2),N自然数,其中可编程计数器电路(2)包括异步计数器主体电路(21)、可编程计数控制电路(22)、吞咽计数控制电路(23)、复位脉冲产生电路(24)和计数器输出产生电路(25);可编程计数器电路(2)的频率输入由N/N+1双模前置分频器(1)输入。本发明将P位可编程计数器和S位吞咽计数器合而为一,共用一个D触发器链,有效的降低了功耗和延时,提高了可编程分频器的性能。
-
公开(公告)号:CN101951236A
公开(公告)日:2011-01-19
申请号:CN201010289321.X
申请日:2010-09-20
Applicant: 东南大学
Abstract: 本发明公开了一种数字可变增益放大器,利用MOS晶体管差分输入端开关控制网络与MOS晶体管二极管正/负反馈开关控制网络,改变等效输入跨导与电流镜的比例放大因子,从而实现数字可变增益放大功能,主要包括差分输入级跨导控制网络,MOS晶体管二级管正/负反馈控制网络,输出负载级三部分。本发明相对于传统数字可变增益放大器具有直流工作点稳定、芯片面积小、增益控制精度高、宽带大且相对恒定、增益控制方式灵活、思路新颖、电路结构简单等特点。
-
公开(公告)号:CN101944907A
公开(公告)日:2011-01-12
申请号:CN201010277471.9
申请日:2010-09-09
Applicant: 东南大学
Abstract: 本发明公开了一种毛刺消除可编程计数器,包括异步计数器主体电路、可编程逻辑电路、复位脉冲产生电路、计数器输出产生电路四部分;其中异步计数器主体电路上设有N位分频输出端(Q0…QN-1)、可编程输入端P以及D触发器;可编程逻辑电路分成可编程部分和非可编程部分,可编程部分采用与非逻辑,非可编程部分采用或非逻辑;复位脉冲产生电路上设有两个输入端R0、S0以及三个输出端;计数器输出产生电路上设有两个输入端R1、S1以及一个输出端。本发明具有设计简单,电路结构新颖,毛刺消除能力强,易于实现等特点。
-
公开(公告)号:CN101951236B
公开(公告)日:2013-05-01
申请号:CN201010289321.X
申请日:2010-09-20
Applicant: 东南大学
Abstract: 本发明公开了一种数字可变增益放大器,利用MOS晶体管差分输入端开关控制网络与MOS晶体管二极管正/负反馈开关控制网络,改变等效输入跨导与电流镜的比例放大因子,从而实现数字可变增益放大功能,主要包括差分输入级跨导控制网络,MOS晶体管二级管正/负反馈控制网络,输出负载级三部分。本发明相对于传统数字可变增益放大器具有直流工作点稳定、芯片面积小、增益控制精度高、宽带大且相对恒定、增益控制方式灵活、思路新颖、电路结构简单等特点。
-
公开(公告)号:CN101944907B
公开(公告)日:2012-11-14
申请号:CN201010277471.9
申请日:2010-09-09
Applicant: 东南大学
Abstract: 本发明公开了一种毛刺消除可编程计数器,包括异步计数器主体电路、可编程逻辑电路、复位脉冲产生电路、计数器输出产生电路四部分;其中异步计数器主体电路上设有N位分频输出端(Q0…QN-1)、可编程输入端P以及D触发器;可编程逻辑电路分成可编程部分和非可编程部分,可编程部分采用与非逻辑,非可编程部分采用或非逻辑;复位脉冲产生电路上设有两个输入端R0、S0以及三个输出端;计数器输出产生电路上设有两个输入端R1、S1以及一个输出端。本发明设计简单,电路结构新颖,毛刺消除能力强,易于实现等特点。
-
公开(公告)号:CN102035537A
公开(公告)日:2011-04-27
申请号:CN201010579167.X
申请日:2010-12-09
Applicant: 东南大学
IPC: H03K23/00
Abstract: 本发明涉及一种低功耗可编程分频器,其特征在于:该可编程分频器电路包括N/N+1双模前置分频器电路(1)和与N/N+1双模前置分频器电路(1)通讯的可编程计数器电路(2),N自然数,其中可编程计数器电路(2)包括异步计数器主体电路(21)、可编程计数控制电路(22)、吞咽计数控制电路(23)、复位脉冲产生电路(24)和计数器输出产生电路(25);可编程计数器电路(2)的频率输入由N/N+1双模前置分频器(1)输入。本发明将P位可编程计数器和S位吞咽计数器合而为一,共用一个D触发器链,有效的降低了功耗和延时,提高了可编程分频器的性能。
-
-
-
-
公开(公告)号:CN201887747U
公开(公告)日:2011-06-29
申请号:CN201020648235.9
申请日:2010-12-09
Applicant: 东南大学
IPC: H03K23/66
Abstract: 本实用新型涉及一种低功耗可编程分频器,其特征在于:该可编程分频器电路包括N/N+1双模前置分频器电路(1)和与N/N+1双模前置分频器电路(1)通讯的可编程计数器电路(2),N自然数,其中可编程计数器电路(2)包括异步计数器主体电路(21)、可编程计数控制电路(22)、吞咽计数控制电路(23)、复位脉冲产生电路(24)和计数器输出产生电路(25);可编程计数器电路(2)的频率输入由N/N+1双模前置分频器(1)输入。本实用新型将P位可编程计数器和S位吞咽计数器合而为一,共用一个D触发器链,有效的降低了功耗和延时,提高了可编程分频器的性能。
-
-
-
-
-
-
-
-
-