公开(公告)号：CN114818568B

公开(公告)日：2024-12-24

申请号：CN202210480924.0

申请日：2022-05-05

Applicant: 东南大学

Inventor： 张科龙 ,  时睿 ,  闫浩 ,  时霄

IPC: G06F30/331

Abstract: 本发明公开了针对静态时序分析中CCS模型回代求解的FPGA硬件加速方法，本发明在FPGA上实现矩阵前后向回代过程的并行架构，核心部分为计算PE阵列。该架构与传统CPU相比可以减少时序分析过程中CCS模型求解的运行时间，提高时序分析工具性能。本发明首先将时序分析工具求解后的矩阵数据传输至FPAG内部。FPGA上的PS端ARM通用处理器打开DMA通道将矩阵数据从DRAM中按列搬运至片上内存BRAM中，同时控制数据传输、分配BRAM数据并配置PE，按列顺序将数据前向回代求解。后向回代同理，计算过程采用流水线方式，复用PE阵列、减法器和触发器等模块。计算结果将被写回DRAM中而后传输至PC。

公开(公告)号：CN114818568A

公开(公告)日：2022-07-29

申请号：CN202210480924.0

申请日：2022-05-05

Applicant: 东南大学

Inventor： 张科龙 ,  时睿 ,  闫浩 ,  时霄

IPC: G06F30/331

Abstract: 本发明公开了针对静态时序分析中CCS模型回代求解的FPGA硬件加速方法，本发明在FPGA上实现矩阵前后向回代过程的并行架构，核心部分为计算PE阵列。该架构与传统CPU相比可以减少时序分析过程中CCS模型求解的运行时间，提高时序分析工具性能。本发明首先将时序分析工具求解后的矩阵数据传输至FPAG内部。FPGA上的PS端ARM通用处理器打开DMA通道将矩阵数据从DRAM中按列搬运至片上内存BRAM中，同时控制数据传输、分配BRAM数据并配置PE，按列顺序将数据前向回代求解。后向回代同理，计算过程采用流水线方式，复用PE阵列、减法器和触发器等模块。计算结果将被写回DRAM中而后传输至PC。

公开(公告)号：CN213883676U

公开(公告)日：2021-08-06

申请号：CN202022023849.4

申请日：2020-09-10

Applicant: 东南大学附属中大医院

Inventor： 季航宇 ,  谢鑫荟 ,  庄苏阳 ,  张聪 ,  吴小涛 ,  王运涛 ,  洪鑫 ,  高增鑫 ,  蒋赞利 ,  张绍东 ,  毛路 ,  朱磊 ,  鲍军平 ,  刘磊 ,  王小虎 ,  时睿 ,  张培 ,  王锋 ,  谢志阳 ,  王琨 ,  陈露

IPC: A61F2/44

Abstract: 本实用新型涉及一种颈椎前路椎体融合器，包括一个呈中空管状的圆柱体，圆柱体的侧壁上均匀开设若干个用于血管与骨头恢复生长的通孔，圆柱体的上端口设置有与圆柱体呈一体化的圆环状内凸台，内凸台的上端面与圆柱体的上端面齐平，内凸台的内缘到圆柱体外缘的距离为1.5mm～2.5mm；圆柱体的下端面为倾斜面，下端面两端的连线的与水平线的夹角为8～15度，下端面上设置有用于与椎体上终板形态相适应的圆弧面；圆柱体上端面、内凸台上端面和倾斜面上均设置有凸起。使用本实用新型后，能够适用于更多的患者，帮助患者尽快恢复正常生活。