-
公开(公告)号:CN105162468B
公开(公告)日:2018-04-24
申请号:CN201510605511.0
申请日:2015-09-21
Applicant: 东南大学
IPC: H03M1/16
Abstract: 本发明提出了一种应用于流水线模数转换器中具有电压自举的高速基准缓冲电路,包括:含电压自举电路的运放和源随电路。含电压自举的运放与源随电路相连。本发明的有益效果是,采用电压自举方式,运放输出电压可大于电源电压值,从而得到比较高的基准缓冲电压值,与现有采用常规的高电源电压的电路相比,极大的降低了整体电路的功耗,整个电路工作在一个电源域中,此外,基准缓冲采用主从式结构,可以高速驱动模数转换器。
-
公开(公告)号:CN105187039B
公开(公告)日:2018-05-04
申请号:CN201510600811.X
申请日:2015-09-18
Applicant: 东南大学
IPC: H03K17/687 , H03M1/12
Abstract: 本发明提出了一种CMOS栅压自举开关电路,包括电荷泵电路、栅极充放电电路、输入缓冲电路及开关电路,所述电荷泵电路与所述栅极充放电电路连接,所述栅极充放电电路与所述开关电路连接,所述栅极充放电电路与所述开关电路之间接入输入缓冲电路。本发明通过输入缓冲电路来驱动电荷泵电路,因为输入缓冲电路隔离了输入端的输入信号和电荷泵电路,从而极大的减小了输入寄生电容。同时,本发明克服了现有CMOS栅压自举电路中,仅实现开关管栅源电压Vgs恒定,而忽略衬偏效应存在导致Vth变化引入的非线性。
-
公开(公告)号:CN106330169A
公开(公告)日:2017-01-11
申请号:CN201610695399.9
申请日:2016-08-19
Applicant: 东南大学
IPC: H03K19/0175 , G11C11/4063
CPC classification number: H03K19/0175 , G11C11/4063
Abstract: 本发明公开了一种适用于异步SAR ADC的时序转换及数据锁存电路,包括本位控制信号产生单元、本位数据锁存单元和下位使能信号产生单元;其中,所述本位控制信号产生单元的第一输出端及第二输出端分别与本位数据锁存单元的第一输入端、第二输入端相接;本位数据锁存单元的第一输出端及第二输出端输出本级锁存信号作为整体电路的锁存输出,其第三输出端接下位使能信号产生单元的第一输入端;下位使能信号产生单元的输出端输出下位使能信号作为整体电路的使能输出。本发明能够同时实现时序转换和数据寄存这两种功能,结构简单,所需面积及消耗功率较小,具有高速、低功耗、工作可靠的特点。
-
公开(公告)号:CN105187039A
公开(公告)日:2015-12-23
申请号:CN201510600811.X
申请日:2015-09-18
Applicant: 东南大学
IPC: H03K17/687 , H03M1/12
Abstract: 本发明提出了一种CMOS栅压自举开关电路,包括电荷泵电路、栅极充放电电路、输入缓冲电路及开关电路,所述电荷泵电路与所述栅极充放电电路连接,所述栅极充放电电路与所述开关电路连接,所述栅极充放电电路与所述开关电路之间接入输入缓冲电路。本发明通过输入缓冲电路来驱动电荷泵电路,因为输入缓冲电路隔离了输入端的输入信号和电荷泵电路,从而极大的减小了输入寄生电容。同时,本发明克服了现有CMOS栅压自举电路中,仅实现开关管栅源电压Vgs恒定,而忽略衬偏效应存在导致Vth变化引入的非线性。
-
公开(公告)号:CN106330169B
公开(公告)日:2019-03-05
申请号:CN201610695399.9
申请日:2016-08-19
Applicant: 东南大学
IPC: H03K19/0175 , G11C11/4063
Abstract: 本发明公开了一种适用于异步SAR ADC的时序转换及数据锁存电路,包括本位控制信号产生单元、本位数据锁存单元和下位使能信号产生单元;其中,所述本位控制信号产生单元的第一输出端及第二输出端分别与本位数据锁存单元的第一输入端、第二输入端相接;本位数据锁存单元的第一输出端及第二输出端输出本级锁存信号作为整体电路的锁存输出,其第三输出端接下位使能信号产生单元的第一输入端;下位使能信号产生单元的输出端输出下位使能信号作为整体电路的使能输出。本发明能够同时实现时序转换和数据寄存这两种功能,结构简单,所需面积及消耗功率较小,具有高速、低功耗、工作可靠的特点。
-
公开(公告)号:CN105388953A
公开(公告)日:2016-03-09
申请号:CN201510603170.3
申请日:2015-09-21
Applicant: 东南大学
IPC: G05F1/567
Abstract: 本发明公开了一种具有高电源抑制比的带隙基准电压源,包括电压自调节电路,启动电路,一阶温度补偿基准电压产生电路,误差放大器,偏置电压产生电路和基准启动电路。该带隙基准电压源利用电压自调节电路对电源噪声先进行一定程度的抑制,再给后级的带隙基准电路提供电源,带隙基准电路对噪声进行进一步抑制,从而使整个电源具有很高的电源抑制比。此外,该自调节电路还具有一个反馈回路,能自动调节输出电流的大小,解决了由于后级电路所需的电流突然增大给整个电路造成不稳定的问题,同时可进一步提高带隙基准电压源的电源抑制比,相比于传统带隙基准电压源稳定性更好,电源抑制比更高,可适应高精度的工作要求。
-
公开(公告)号:CN107231154B
公开(公告)日:2020-06-02
申请号:CN201710351187.3
申请日:2017-05-18
Applicant: 东南大学
Abstract: 本发明公开了一种用于低功耗流水线ADC的多模块共享型流水线级电路结构,其中,第一乘法数模单元MDAC1与第二乘法数模单元MDAC2分时复用第三电容Cf1、第四电容Cf2和第一运放OPA;sub_ADC1与sub_ADC2分时复用Latch1和Latch2;在时钟相Φ1为高电平时,Cf1对参考电平Vdac2进行采样,Cf2作为反馈电容与OPA实现MDAC2的相减、取余、冗余放大的功能;在时钟相Φ2为高电平时,Cf1和Cf2作为MDAC1的反馈电容与OPA实现MDAC1的相减、取余、冗余放大功能,同时,Cf1和Cf2作为MDAC2的采样电容,完成MDAC2的采样操作;Latch1和Latch2在时钟相Φ1为高电平时,实现sub_ADC1输入信号与参考阈值的比较;在时钟相Φ2为高电平时,实现sub_ADC2输入信号与参考阈值的比较。本发明能降低流水线ADC的功耗,提高转换精度。
-
公开(公告)号:CN107231154A
公开(公告)日:2017-10-03
申请号:CN201710351187.3
申请日:2017-05-18
Applicant: 东南大学
Abstract: 本发明公开了一种用于低功耗流水线ADC的多模块共享型流水线级电路结构,其中,第一乘法数模单元MDAC1与第二乘法数模单元MDAC2分时复用第三电容Cf1、第四电容Cf2和第一运放OPA;sub_ADC1与sub_ADC2分时复用Latch1和Latch2;在时钟相Φ1为高电平时,Cf1对参考电平Vdac2进行采样,Cf2作为反馈电容与OPA实现MDAC2的相减、取余、冗余放大的功能;在时钟相Φ2为高电平时,Cf1和Cf2作为MDAC1的反馈电容与OPA实现MDAC1的相减、取余、冗余放大功能,同时,Cf1和Cf2作为MDAC2的采样电容,完成MDAC2的采样操作;Latch1和Latch2在时钟相Φ1为高电平时,实现sub_ADC1输入信号与参考阈值的比较;在时钟相Φ2为高电平时,实现sub_ADC2输入信号与参考阈值的比较。本发明能降低流水线ADC的功耗,提高转换精度。
-
公开(公告)号:CN105388953B
公开(公告)日:2017-04-05
申请号:CN201510603170.3
申请日:2015-09-21
Applicant: 东南大学
IPC: G05F1/567
Abstract: 本发明公开了一种具有高电源抑制比的带隙基准电压源,包括电压自调节电路,启动电路,一阶温度补偿基准电压产生电路,误差放大器,偏置电压产生电路和基准启动电路。该带隙基准电压源利用电压自调节电路对电源噪声先进行一定程度的抑制,再给后级的带隙基准电路提供电源,带隙基准电路对噪声进行进一步抑制,从而使整个电源具有很高的电源抑制比。此外,该自调节电路还具有一个反馈回路,能自动调节输出电流的大小,解决了由于后级电路所需的电流突然增大给整个电路造成不稳定的问题,同时可进一步提高带隙基准电压源的电源抑制比,相比于传统带隙基准电压源稳定性更好,电源抑制比更高,可适应高精度的工作要求。
-
公开(公告)号:CN105162468A
公开(公告)日:2015-12-16
申请号:CN201510605511.0
申请日:2015-09-21
Applicant: 东南大学
IPC: H03M1/16
Abstract: 本发明提出了一种应用于流水线模数转换器中具有电压自举的高速基准缓冲电路,包括:含电压自举电路的运放和源随电路。含电压自举的运放与源随电路相连。本发明的有益效果是,采用电压自举方式,运放输出电压可大于电源电压值,从而得到比较高的基准缓冲电压值,与现有采用常规的高电源电压的电路相比,极大的降低了整体电路的功耗,整个电路工作在一个电源域中,此外,基准缓冲采用主从式结构,可以高速驱动模数转换器。
-
-
-
-
-
-
-
-
-