公开(公告)号：CN101078979A

公开(公告)日：2007-11-28

申请号：CN200710024831.2

申请日：2007-06-29

Applicant: 东南大学

Inventor： 凌明 ,  张宇 ,  史先强 ,  肖建 ,  陆生礼 ,  时龙兴

IPC: G06F9/38 ,  G06F12/08

Abstract: 本发明公开了一种具有多通道指令预取功能的存储控制电路，涉及微处理器内部的存储控制电路。包括有两个指令预取缓冲器(L1、L2)，SDRAM/DRAM逻辑控制电路，总线接口，地址译码器，地址比较器，SDRAM/DRAM读写控制电路以及片外SDRAM/DRAM存储体等。两个通道指令预取缓冲器采用乒乓方式工作，从而使在读取片外SDRAM/DRAM存储体中的指令填充指令预取缓冲器时，消除了CAS的等待时间。同时采用两组指令预取缓冲器，减少了在程序出现循环时因打断当前正在工作的指令预取缓冲器，重新预取指令而增加的预充电和激活的等待时间。采用页面不命中惩罚控制电路，减少了在程序连续出现跳转时的预充电时间。

公开(公告)号：CN100449481C

公开(公告)日：2009-01-07

申请号：CN200710024831.2

申请日：2007-06-29

Applicant: 东南大学

Inventor： 张宇 ,  凌明 ,  史先强 ,  肖建 ,  陆生礼 ,  时龙兴

IPC: G06F9/38 ,  G06F12/08

Abstract: 本发明公开了一种具有多通道指令预取功能的存储控制电路，涉及微处理器内部的存储控制电路。包括有两个指令预取缓冲器(L1、L2)，SDRAM/DRAM逻辑控制电路，总线接口，地址译码器，地址比较器，SDRAM/DRAM读写控制电路以及片外SDRAM/DRAM存储体等。两个通道指令预取缓冲器采用乒乓方式工作，从而使在读取片外SDRAM/DRAM存储体中的指令填充指令预取缓冲器时，消除了CAS的等待时间。同时采用两组指令预取缓冲器，减少了在程序出现循环时因打断当前正在工作的指令预取缓冲器，重新预取指令而增加的预充电和激活的等待时间。采用页面不命中惩罚控制电路，减少了在程序连续出现跳转时的预充电时间。