-
公开(公告)号：CN110445494B
公开(公告)日：2022-12-09
申请号：CN201910767847.5
申请日：2019-08-20
Applicant: 东南大学
IPC: H03M1/46
Abstract: 本发明公开了一种适用于非环路结构SAR ADC的自关断比较器，包括预放大电路和锁存电路，还包括自关断信号产生电路，用于根据比较器的输出信号产生一个自关断时钟信号用以关闭预放大级电路且保持锁存电路的数据锁存，包括第七NMOS管MN7、第八NMOS管MN8、第七PMOS管MP7和第八PMOS管MP8，其中第七NMOS管MN7的栅极分别连接第七PMOS管MP7的栅极和锁存电路中N端输出缓冲器BufferN的输出端，第七NMOS管MN7的源极连接第八NMOS管MN8的漏极，第七NMOS管MN7的漏极分别连接第七PMOS管MP7的漏极、第八PMOS管MP8的漏极、预放大电路中第一PMOS管MP1的栅极和第二PMOS管MP2的栅极。本发明利用自关断时钟信号关闭预放大电路，使得比较器在工作完毕后的功耗大大降低，且不会影响到比较器锁存电路的功能。
-
公开(公告)号：CN109039332A
公开(公告)日：2018-12-18
申请号：CN201810613627.2
申请日：2018-06-14
Applicant: 东南大学
Abstract: 本发明公开了一种逐次逼近型模数转换器及其低功耗开关算法，通过采用分裂的电容阵列结构以及合理的控制逻辑设置，极大的降低了SAR ADC中电容阵列在开关切换过程中消耗的能量。与传统开关算法相比，本发明提出的开关算法节省了99.76％的转换能量和75％的电容面积，提高了经济效益。此外，本发明提出的开算法使得电容阵列的输出共模电压只在最低位转换时有微小变化，极大的降低了比较器设计的复杂度。
-
公开(公告)号：CN107807707B
公开(公告)日：2019-08-06
申请号：CN201711114417.0
申请日：2017-11-13
Applicant: 东南大学
IPC: G05F1/56
Abstract: 本发明公开一种多路径高压摆率环路运放电路的实现方法，包括三极级联反向器；添加一辅助路径，在环路运放抽取的过程中，辅助路径工作，增加压摆率；在小信号建立过程中，辅助路径停止工作，避免产生大的过冲。本发明还公开一种多路径高压摆率环路运放电路，包括三级级联反向器；还包括一个带偏置的反向器，所述带偏置的反向器与三级级联反向器连接。此种技术方案通过添加辅助路径，提高环路运放的压摆率，同时不影响环路运放的稳定性。
-
公开(公告)号：CN107944099B
公开(公告)日：2021-12-07
申请号：CN201711104424.2
申请日：2017-11-10
Applicant: 东南大学
IPC: G06F30/36
Abstract: 本发明公开了一种高速高精度比较器电路设计，包括第一级可再生放大电路、第二级正反馈锁存电路。该比较器通过在第一级预放大的过程中使用再生电路使得比较器第一级输出信号幅度在更短的时间内达到第二级正反馈锁存级能识别的程度，使得比较器的速度得到提高，从而能应用在高速ADC(模数转换器)中。第二级正反馈锁存级采用两个反相器隔离了比较器的第一级和第二级，改善了第一级可再生放大电路的增益，使比较器的等效输入失调电压降低。另外，相较于在ADC中使用的二阶动态比较器，本发明的比较器负载驱动能力更强，延迟对输入信号差值的变化更不敏感。
-
公开(公告)号：CN110445494A
公开(公告)日：2019-11-12
申请号：CN201910767847.5
申请日：2019-08-20
Applicant: 东南大学
IPC: H03M1/46
Abstract: 本发明公开了一种适用于非环路结构SAR ADC的自关断比较器，包括预放大电路和锁存电路，还包括自关断信号产生电路，用于根据比较器的输出信号产生一个自关断时钟信号用以关闭预放大级电路且保持锁存电路的数据锁存，包括第七NMOS管MN7、第八NMOS管MN8、第七PMOS管MP7和第八PMOS管MP8，其中第七NMOS管MN7的栅极分别连接第七PMOS管MP7的栅极和锁存电路中N端输出缓冲器BufferN的输出端，第七NMOS管MN7的源极连接第八NMOS管MN8的漏极，第七NMOS管MN7的漏极分别连接第七PMOS管MP7的漏极、第八PMOS管MP8的漏极、预放大电路中第一PMOS管MP1的栅极和第二PMOS管MP2的栅极。本发明利用自关断时钟信号关闭预放大电路，使得比较器在工作完毕后的功耗大大降低，且不会影响到比较器锁存电路的功能。
-
Patent Agency Ranking
公开(公告)号：CN107834981A
公开(公告)日：2018-03-23
申请号：CN201711114028.8
申请日：2017-11-13
Applicant: 东南大学
Abstract: 本发明公开一种抗PV变化的环路运放电路，包括三级级联反向器；还包括连接在三级级联反向器的第二级反向器和第三级反向器之间的偏置电路。此种电路将用于控制运放稳定性和精度的偏置电压直接加在第三级反向器的栅极，与第二级反向器输出用电容隔开，在复位相，第二级输出与第三级输入分别设置直流偏置电压，在工作相，将第二级输出与第三级输入通过电容交流耦合，可避免工艺、电源电压变化造成的偏置大小改变，从而提高环路运放的稳定性和精度。
-
公开(公告)号：CN109039332B
公开(公告)日：2022-04-01
申请号：CN201810613627.2
申请日：2018-06-14
Applicant: 东南大学
Abstract: 本发明公开了一种逐次逼近型模数转换器及其低功耗开关算法，通过采用分裂的电容阵列结构以及合理的控制逻辑设置，极大的降低了SAR ADC中电容阵列在开关切换过程中消耗的能量。与传统开关算法相比，本发明提出的开关算法节省了99.76％的转换能量和75％的电容面积，提高了经济效益。此外，本发明提出的开算法使得电容阵列的输出共模电压只在最低位转换时有微小变化，极大的降低了比较器设计的复杂度。
-
公开(公告)号：CN108540131B
公开(公告)日：2021-06-01
申请号：CN201810203659.5
申请日：2018-03-13
Applicant: 东南大学
IPC: H03M1/10
Abstract: 本发明公开了一种适用于非环路结构SAR ADC的乱序及校准方法，包括：对ADC中参考比较器进行前台校准，包括：对参考比较器的正输入端和负输入端进行比较，根据该比较结果增加电压值以补偿失调；在每个转换周期下对比较器进行乱序操作，采用伪随机数序列选取一个来比较第二次转换的MSB位；对乱序操作后的比较器进行校准，包括：判断当前比较周期是否为LSB位的比较，及在判断为LSB位比较时，对参考比较器和LSB位比较器的输出结果对比，根据对比结果增加LSB位比较器输入的校准电压。本发明通过比较乱序后的LSB位比较器与固定的参考比较器输出结果的不同来进行校准，不会增加额外的时间，加快了校准算法收敛的速度。
-
公开(公告)号：CN108540131A
公开(公告)日：2018-09-14
申请号：CN201810203659.5
申请日：2018-03-13
Applicant: 东南大学
IPC: H03M1/10
Abstract: 本发明公开了一种适用于非环路结构SAR ADC的乱序及校准方法，包括：对ADC中参考比较器进行前台校准，包括：对参考比较器的正输入端和负输入端进行比较，根据该比较结果增加电压值以补偿失调；在每个转换周期下对比较器进行乱序操作，采用伪随机数序列选取一个来比较第二次转换的MSB位；对乱序操作后的比较器进行校准，包括：判断当前比较周期是否为LSB位的比较，及在判断为LSB位比较时，对参考比较器和LSB位比较器的输出结果对比，根据对比结果增加LSB位比较器输入的校准电压。本发明通过比较乱序后的LSB位比较器与固定的参考比较器输出结果的不同来进行校准，不会增加额外的时间，加快了校准算法收敛的速度。
-
公开(公告)号：CN107944099A
公开(公告)日：2018-04-20
申请号：CN201711104424.2
申请日：2017-11-10
Applicant: 东南大学
IPC: G06F17/50
CPC classification number: G06F17/5063
Abstract: 本发明公开了一种高速高精度比较器电路设计，包括第一级可再生放大电路、第二级正反馈锁存电路。该比较器通过在第一级预放大的过程中使用再生电路使得比较器第一级输出信号幅度在更短的时间内达到第二级正反馈锁存级能识别的程度，使得比较器的速度得到提高，从而能应用在高速ADC(模数转换器)中。第二级正反馈锁存级采用两个反相器隔离了比较器的第一级和第二级，改善了第一级可再生放大电路的增益，使比较器的等效输入失调电压降低。另外，相较于在ADC中使用的二阶动态比较器，本发明的比较器负载驱动能力更强，延迟对输入信号差值的变化更不敏感。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.012 seconds)
