-
公开(公告)号：CN111277232A
公开(公告)日：2020-06-12
申请号：CN202010152026.3
申请日：2020-03-06
Applicant: 东南大学 , 网络通信与安全紫金山实验室
IPC: H03F1/42
Abstract: 本发明公开了一种基于改进型TIA的超宽带放大器单元电路，包括：第一部分电路、第二部分电路和第三部分电路。本发明可有效利用电流复用技术减小功耗；有效提高带宽并避免大面积电感的使用，大大减小芯片面积和成本；有效提高放大器的线性度；有效解决带宽的一致性和增益之间的矛盾；有效提高共模抑制比，降低共模噪声的影响。
-
公开(公告)号：CN105281765A
公开(公告)日：2016-01-27
申请号：CN201510692437.0
申请日：2015-10-23
Applicant: 东南大学
Abstract: 本发明公开了一种频率合成器中具有重定时单元的低相位噪声、低功耗差分多模分频器，分频器由2/3模分频单元链、选频逻辑单元、多级重定时单元、输入缓冲模块和输出缓冲模块构成。2/3模分频单元链具有结构简单、速率快、分频比范围大的优点。2/3模分频单元采用差分静态CMOS逻辑电路设计，具有输入频率范围大、抗电源波动及干扰性能好等优点。多级重定时能有效避免亚稳态情况出现，降低输出相位噪声。本发明同时利用输入缓冲模块和输出缓冲模块提供测试方案，为频率合成器的环路分析提供理论分析及测试验证支持。
-
公开(公告)号：CN105281765B
公开(公告)日：2018-08-21
申请号：CN201510692437.0
申请日：2015-10-23
Applicant: 东南大学
Abstract: 本发明公开了一种频率合成器中具有重定时单元的低相位噪声、低功耗差分多模分频器，分频器由2/3模分频单元链、选频逻辑单元、多级重定时单元、输入缓冲模块和输出缓冲模块构成。2/3模分频单元链具有结构简单、速率快、分频比范围大的优点。2/3模分频单元采用差分静态CMOS逻辑电路设计，具有输入频率范围大、抗电源波动及干扰性能好等优点。多级重定时能有效避免亚稳态情况出现，降低输出相位噪声。本发明同时利用输入缓冲模块和输出缓冲模块提供测试方案，为频率合成器的环路分析提供理论分析及测试验证支持。
-
公开(公告)号：CN111277232B
公开(公告)日：2020-12-01
申请号：CN202010152026.3
申请日：2020-03-06
Applicant: 东南大学 , 网络通信与安全紫金山实验室
IPC: H03F1/42
Abstract: 本发明公开了一种基于改进型TIA的超宽带放大器单元电路，包括：第一部分电路、第二部分电路和第三部分电路。本发明可有效利用电流复用技术减小功耗；有效提高带宽并避免大面积电感的使用，大大减小芯片面积和成本；有效提高放大器的线性度；有效解决带宽的一致性和增益之间的矛盾；有效提高共模抑制比，降低共模噪声的影响。
-
-
-
Search Results
4
records
(took 0.012 seconds)
