-
公开(公告)号：CN117689549A
公开(公告)日：2024-03-12
申请号：CN202311617490.5
申请日：2023-11-29
Applicant: 东北大学
Abstract: 本发明提出基于FPGA的FEPLL图像恢复算法的加速装置，包括提取与重投影模块、选择与估计模块、通信接口、控制单元、DDR控制器、多路复用器和DDR外部储存器；提取与重投影模块与多路复用器连接，选择与估计模块与多路复用器连接，通信接口一端与多路复用器连接，另一端与外部主机连接，控制单元与多路复用器连接，控制单元用于为提取与重投影模块、选择与估计模块和通信接口分配访问权限，并将权限分配信号传输给多路复用器，DDR控制器一端与多路复用器连接，另一端与DDR外部储存器连接，DDR控制器用于根据多路复用器的访问权限分配从DDR外部储存器提取对应数据；DDR外部储存器用于储存初始图像数据及处理后的图像数据。本发明能够实现FEPLL图像恢复算法的加速。
Search Results
1
records
(took 0.017 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
