-
公开(公告)号:CN100539000C
公开(公告)日:2009-09-09
申请号:CN200510127554.9
申请日:2005-12-05
Applicant: 东京毅力科创株式会社 , 株式会社东芝
IPC: H01L21/00 , H01L21/3065 , H01L21/31 , H01L21/20 , C23C16/50 , C23C14/34 , C23F4/00 , H01J37/32 , H05H1/46
Abstract: 本发明提供一种电容耦合型的等离子体处理装置(100),包括可设定为具有真空气氛的处理腔室和将处理气体供给腔室(1)内的处理气体供给部(15)。在腔室(1)内、第一电极(2)和第二电极(18)相对地配置。为了在第一和第二电极间的等离子体生成区域(R1)中形成高频电场,配置将高频电力供给至第一或第二电极的高频电源(10)。高频电场使处理气体变成等离子体。被处理基板(W)在第一和第二电极之间,由支撑部件(2)所支撑,使其被处理面与第二电极(18)相对。在等离子体生成区域(R1)周围的周围区域(R2)中,配置接地的导电性作用面AS,以扩展等离子体,进行调制,使得与等离子体实质上直流地结合。
-
公开(公告)号:CN1783430A
公开(公告)日:2006-06-07
申请号:CN200510127554.9
申请日:2005-12-05
Applicant: 东京毅力科创株式会社 , 株式会社东芝
IPC: H01L21/00 , H01L21/3065 , H01L21/31 , H01L21/20 , C23C16/50 , C23C14/34 , C23F4/00 , H01J37/32 , H05H1/46
Abstract: 本发明提供一种电容耦合型的等离子体处理装置(100),包括可设定为具有真空气氛的处理腔室和将处理气体供给腔室(1)内的处理气体供给部(15)。在腔室(1)内、第一电极(2)和第二电极(18)相对地配置。为了在第一和第二电极间的等离子体生成区域(R1)中形成高频电场,配置将高频电力供给至第一或第二电极的高频电源(10)。高频电场使处理气体变成等离子体。被处理基板(W)在第一和第二电极之间,由支撑部件(2)所支撑,使其被处理面与第二电极(18)相对。在等离子体生成区域(R1)周围的周围区域(R2)中,配置接地的导电性作用面AS,以扩展等离子体,进行调制,使得与等离子体实质上直流地结合。
-
公开(公告)号:CN101154582B
公开(公告)日:2010-06-09
申请号:CN200710146641.8
申请日:2007-08-23
Applicant: 东京毅力科创株式会社
IPC: H01L21/3065
CPC classification number: H01L21/32137 , H01J37/32192
Abstract: 本发明涉及蚀刻方法以及半导体器件的制造方法,该蚀刻方法不仅能增大多晶硅膜对于氧化硅膜的选择比,而且能抑制硅基材中的凹处的产生。将晶片(W)搬入具备径向线缝隙天线(19)的基板处理装置(10)的处理容器(11)内,在晶片(W)中,将通过开口部(40)而被露出的多晶硅膜(37)的部分蚀刻至在栅极氧化膜(36)上仅残留一点的程度,将处理空间(S1、S2)的压力设定为66.7Pa,向处理空间(S2)供给HBr气体以及He气体,向径向线缝隙天线(19)供给2.45GHz的微波,利用从HBr气体产生的等离子体蚀刻多晶硅膜(37)并完全除去,蚀刻露出的栅极氧化膜(36),并蚀刻抗蚀剂膜(39)以及防反射膜(38)。
-
公开(公告)号:CN101154582A
公开(公告)日:2008-04-02
申请号:CN200710146641.8
申请日:2007-08-23
Applicant: 东京毅力科创株式会社
IPC: H01L21/3065
CPC classification number: H01L21/32137 , H01J37/32192
Abstract: 本发明涉及蚀刻方法以及半导体器件的制造方法,该蚀刻方法不仅能增大多晶硅膜对于氧化硅膜的选择比,而且能抑制硅基材中的凹处的产生。将晶片(W)搬入具备径向线缝隙天线(19)的基板处理装置(10)的处理容器(11)内,在晶片(W)中,将通过开口部(40)而被露出的多晶硅膜(37)的部分蚀刻至在栅极氧化膜(36)上仅残留一点的程度,将处理空间(S1、S2)的压力设定为66.7Pa,向处理空间(S2)供给HBr气体以及He气体,向径向线缝隙天线(19)供给2.45GHz的微波,利用从HBr气体产生的等离子体蚀刻多晶硅膜(37)并完全除去,蚀刻露出的栅极氧化膜(36),并蚀刻抗蚀剂膜(39)以及防反射膜(38)。
-
-
-