-
公开(公告)号：CN118070290A
公开(公告)日：2024-05-24
申请号：CN202410227080.8
申请日：2024-02-29
Applicant: 上海航天计算机技术研究所
Abstract: 本发明涉及星载计算机技术领域，公开了一种星载计算机软件安全引导方法和系统，应用在星载嵌入式计算机系统中，所述系统中加载引导程序；该方法包括：步骤S1：对系统程序运行依赖的关键软硬件资源进行冗余设计；步骤S2：通过可编程的非易失存储器记录软件引导配置信息；步骤S3：在异常情况下，具备多种方式进入引导程序最小安全模式；其中，最小安全模式具备遥控遥测通信功能，支持系统在轨故障诊断和重构。本发明提供了一种安全的星载计算机软件引导方法，通过硬件冗余和软件引导参数化配置，支持硬件模块在轨灵活组合，实现对故障模块隔离；通过最小安全模式，实现在轨故障诊断和重构修复；提升了系统长期在轨运行的安全性和可靠性。
-
Patent Agency Ranking
公开(公告)号：CN117539440A
公开(公告)日：2024-02-09
申请号：CN202310944194.X
申请日：2023-07-28
Applicant: 上海航天计算机技术研究所
Abstract: 本发明涉及一种基于BM501集成电路的航天器在轨编程方法，为实现在轨航天器单机CPU或FPGA在轨编程FLASH并动态刷新和启动，包括：接收在轨编程遥控包、设置BM501禁止刷新、判断在轨编程地址域是否擦除过、擦除指定扇区、将数据写入FLASH地址域、增量方式计算CRC校验和、判断是否最后一包、BM501复位、发送FLASH存储码流起始地址、发送FLASH存储码流结束地址、向BM501写入CRC码、判断芯片反馈的校验结果是否正确、BM501指令重配置和设置BM501允许刷新。本发明解决了数管分系统对载荷单机(含CPU、FPGA)大容量程序实现在轨编程及刷新的问题，取得了对基于FLASH存储器的航天器单机高可靠和高效率在轨编程的有益效果。
-
公开(公告)号：CN112951314B
公开(公告)日：2023-05-05
申请号：CN202110136085.6
申请日：2021-02-01
Applicant: 上海航天计算机技术研究所
Abstract: 本发明公开了一种基于TSC695处理器的可加载型通用RAM自测试方法，包括以下步骤：编译生成低地址段的测试程序模块，编译生成高地址段的测试程序模块，低、高两部分测试模块连接生成加载程序，加载程序通过串口加载到RAM中运行，判断低地址段程序是否发生RAM异常和测试结束，运行低地址段测试模块测试高地址段RAM读写，将高地址段测试模块代码转存至高地址段，跳转至高地址段，判断高地址段测试程序是否发生RAM异常和测试结束和运行高地址段测试模块测试低地址段RAM读写。本发明解决了计算机验收测试时将测试程序加载到RAM上实现RAM自测试时测试难以全面覆盖的问题。
-
公开(公告)号：CN116834974A
公开(公告)日：2023-10-03
申请号：CN202310763487.8
申请日：2023-06-27
Applicant: 上海航天计算机技术研究所
Abstract: 本发明公开一种航天器用磁力距器驱动及遥测采集电路，用于将接收的数字量遥控信号转换成模拟电压量输出至驱动功率放大电路的驱动控制电路。用于接收模拟电压量，并根据电压的高低按比例输出相应的驱动电流至外部的驱动功率放大电路。用于采集驱动功率放大电路对外输出的驱动电流大小和方向，以对数字量遥控信号响应正确与否判断的驱动电流遥测采集电路。本发明使用复合三极管构成的达林顿驱动电路结构，提高输出电流的驱动能力和稳定性。使用运算放大器输入端“虚短”和“虚断”特性，提高输出电流控制精度。采用两路稳压二极管并联的结构，可使输出端两端电压控制在安全范围内。采用电流采样电阻经三极管输出电流遥测可实现电流的实时准确监测。
-
公开(公告)号：CN116318507A
公开(公告)日：2023-06-23
申请号：CN202310121886.4
申请日：2023-02-15
Applicant: 上海航天计算机技术研究所
Abstract: 本发明公开了一种宇航遥控终端的双机工作状态同步方法，使用处理芯片与相关电路构建宇航遥控终端；宇航遥控终端接收遥控指令并执行遥控指令解析功能，进行状态设置；宇航遥控终端执行同步指令转发功能；宇航遥控终端接收同步指令并执行同步指令解析功能，进行状态设置。该方法提供了有效解决宇航遥控终端的双机工作状态不同步的问题，可以通过对传统的遥控终端的实现方法改进，解决硬件实现双机工作状态同步电路时损耗的大量冗余公共电路以及难以避免的公共电路单点缺陷，通过高可靠反熔丝FPGA最小的资源消耗实现；且不会影响反熔丝FPGA芯片的功能实现与工作可靠性；使用的硬件资源较少、无需额外公共电路，适用于宇航应用场景。
-
公开(公告)号：CN112951314A
公开(公告)日：2021-06-11
申请号：CN202110136085.6
申请日：2021-02-01
Applicant: 上海航天计算机技术研究所
Abstract: 本发明公开了一种基于TSC695处理器的可加载型通用RAM自测试方法，包括以下步骤：编译生成低地址段的测试程序模块，编译生成高地址段的测试程序模块，低、高两部分测试模块连接生成加载程序，加载程序通过串口加载到RAM中运行，判断低地址段程序是否发生RAM异常和测试结束，运行低地址段测试模块测试高地址段RAM读写，将高地址段测试模块代码转存至高地址段，跳转至高地址段，判断高地址段测试程序是否发生RAM异常和测试结束和运行高地址段测试模块测试低地址段RAM读写。本发明解决了计算机验收测试时将测试程序加载到RAM上实现RAM自测试时测试难以全面覆盖的问题。
-
-
-
-
-
Search Results
6
records
(took 0.018 seconds)
