公开(公告)号：CN103559019A

公开(公告)日：2014-02-05

申请号：CN201310550018.4

申请日：2013-11-08

Applicant: 上海航天测控通信研究所

Inventor： 翟恒峰 ,  秦轶炜

IPC: G06F9/38 ,  G06F7/57

Abstract: 一种通用浮点全流水FFT运算IP核，包括：原位运算单元，用以对输入的数字信号分块整理，原位运算单元首先通过地址倒序完成原位运算，然后通过乒乓缓存的方法将输入的数字信号以每组256点的顺序缓存，再通过奇偶序列筛选产生方便于蝶形运算输入的数据；基2流水型蝶形运算单元，包括若干级的蝶形流水运算单元，第一级的蝶形流水运算单元接收经原位运算单元产生的数据，之后的每一级的蝶形流水运算单元分别连接上一级的蝶形流水运算单元，以计算相应的每一点输入对应的FFT运算输出；结果处理单元，连接基2流水型蝶形运算单元，对基2流水型蝶形运算单元计算出的FFT运算输出进行整理。

公开(公告)号：CN103001586A

公开(公告)日：2013-03-27

申请号：CN201210534676.X

申请日：2012-12-12

Applicant: 上海航天测控通信研究所

Inventor： 翟恒峰 ,  赵婵娟 ,  郭世杰 ,  邢冠培 ,  徐光辉

IPC: H03D7/16

Abstract: 本发明公开了一种宽带双通道数字下变频器，包括A/D数字采集模块、接口控制模块、混频与滤波器输入控制模块和并行滤波模块，所述各模块基于FPGA平台依次连接；本发明的A/D数字采集模块采用双通道工作模式采集的高频数字信号分别通过A/D数字采集模块进行第一次降频，FPGA收发接口经混频与滤波器输入控制模块配置后信号通过FPGA进行第二次降频，每个通道产生16路频率为原信号的1/16的最终频率信号，最后通过混频与滤波器输入控制模块对各通道的16路信号鉴相、抽取，最终通过并行滤波模块并行滤波。本发明解决了宽带雷达信号数字下变频器设计中带宽限制严格、数据传输速率低、数字信号处理实时性差等问题。

公开(公告)号：CN103001586B

公开(公告)日：2016-01-27

申请号：CN201210534676.X

申请日：2012-12-12

Applicant: 上海航天测控通信研究所

Inventor： 翟恒峰 ,  赵婵娟 ,  郭世杰 ,  邢冠培 ,  徐光辉

IPC: H03D7/16

Abstract: 本发明公开了一种宽带双通道数字下变频器，包括A/D数字采集模块、接口控制模块、混频与滤波器输入控制模块和并行滤波模块，所述各模块基于FPGA平台依次连接；本发明的A/D数字采集模块采用双通道工作模式采集的高频数字信号分别通过A/D数字采集模块进行第一次降频，FPGA收发接口经混频与滤波器输入控制模块配置后信号通过FPGA进行第二次降频，每个通道产生16路频率为原信号的1/16的最终频率信号，最后通过混频与滤波器输入控制模块对各通道的16路信号鉴相、抽取，最终通过并行滤波模块并行滤波。本发明解决了宽带雷达信号数字下变频器设计中带宽限制严格、数据传输速率低、数字信号处理实时性差等问题。